JPH03136377A - Ｍｏｓ型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、半導体装置においてその過電圧保護のため
に用いられるＭＯＳ型トランジスタに関するものである
。

〔従来の技術〕

半導体装置の大規模化、高集積化の進展に伴うて構成素
子の微細化が進んできているが、素子の微細化とともに
半導体装置の静電破壊耐量の減少を招き、その対策が重
要となっている。

静電破壊耐圧を向上するために、従来からいわゆるＬ　
Ｄ　Ｄ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ　
）構造のＭＯＳ型トランジスタが構成素子として用いら
れており、その基本的な構成は第５図に示されている。

半導体基板５の表面にゲート酸化膜２を介してゲート電
極ｌが形成され１．このゲート電極ｌを挟む半導体基板
５表面の領域にソースまたはドレインとなる高濃度不純
物拡散領域３が形成されている。

そして高濃度不純物拡散領域３のゲート電極ｌ側には、
高濃度不純物拡散領域３よりも不純物濃度の低い低濃度
不純物拡散領域４が形成されている。

このような構成では、ドレインと半導体基板５との間で
の不純物濃度の弯化が緩やかになるので、ドレイン開城
近傍における電界強度を緩和することができる。これに
より、ドレインの降伏電圧を上昇させて耐圧を向上する
ことができるとともに、ホットキャリアの発生を抑制し
てＭＯ３型トランリスタの信頼性を向上することができ
る。

〔発明が解決しようとする課題〕

しかしながら上述のようなＭＯ３型トランジスタでは、
ドレインの降伏電圧が上昇する反面、この降伏電圧以上
の過電圧の印加に対しては、高電圧降伏による熱損失が
大きいので破壊が生じやすいという問題があり、結果と
して半導体装置の静電耐圧の劣化を招くこととなってい
た。

この発明の目的は、上述の技術的課題を解決し、半導体
装置の静電耐圧を向上することができるＭＯ３型トラン
ジスタを提供することである。

〔課題を解決するための手段〕

この発明のＭＯ３型トランジスタは、電源端子と接地端
子との間、入力信号端子と接地端子との間、または入力
信号端子と電源端子との間に接続され、半導体装置内部
の機能回路への過電圧の印加を防ぐＭＯ３型トランジス
タであって、ドレイン領域のゲート電極近傍に、このゲ
ート電極に臨んで、低濃度不純物拡散領域および高濃度
不純物拡散？ｉｐ域を形成したものである。

〔作用〕

この発明の構成によれば、電源端子または入力信号端子
に正の過電圧が印加された場合には、ドレイン領域のゲ
ート電極近傍に形成した高濃度不純物拡散領域で速やか
に降伏が生じ、これにより電＆！端子と接地端子との間
などが低いインピーダンスで接続されて過電圧が吸収さ
れる。このとき、ドレイン領域のゲート電極近傍に形成
した低濃度不純物拡散領域側では降伏が起きずに、上記
高濃度不純物拡散領域のみで降伏が生じ、この高濃度不
純物拡散領域は低電圧降伏で熱損失が小さりので、ＭＯ
３型トランジスタが熱破懐などすることはない。

また電源端子または入力信号端子に負の過電圧か印加さ
れた場合には、ドレイン領域において前記低濃度不純物
拡散領域側が導通状態となり、これにより電源端子と接
地端子との間などが低インピーダンスで接続されて上記
負の過電圧が吸収される。このとき、熱損失も小さいの
でＭＯ３型トランジスタが破壊に至ることはない。

〔実施例〕

第１図はこの発明の一実施例である過電圧保護用のＭＯ
３型トランジスタＱ１を有する半導体装置の一部の構成
を示す平面図であり、第２図は第１図の切断面線ト］か
ら見た断面図であり、第３図は第１図の切断面線■−■
から見た断面図であり、第４図は電気的構成を示す電気
回路図である。

この半導体装置は、電源端子２１と接地端子２２との間
に接続したＭＯ３型トランジスタＱ１において電源端子
２１からの過電圧を吸収して、機能回路を構成するＭＯ
３型トランジスタＱ２などへの過電圧の印加を防いで、
このＭＯ３型トランジスタＱ２などの破壊を防ぐように
したものである。

半導体基板１５の表面には、ゲート酸化膜２を介してト
ランジスタＱｌ側のゲート電極１１およびトランジスタ
９２例のデート電極ｌが形成されている。トランジスタ
Ｑ２の構成は前述の第５図に示されたＬＤＤ構ａのＭＯ
３型トランジスタと同様であり、対応する部分には同一
の参照符号を付して示す、一方、トランジスタＱｌにお
いては、ゲート電極１１を挾んでドレインまたはソース
となる高濃度不純物拡散領域１３が形成され、この高濃
度不純物拡散領域１３においてゲート電極ｌｌ側の半導
体基板１５との界面近傍には、ゲート電極１１に臨んで
、前記高濃度不純物拡散領域１３よりも不純物濃度が低
い低濃度不純物拡散領域１４と、それよりも不純物濃度
が高い高濃度不純物拡散領域１７とが形成されている。

すなわらゲート幅方向に隨接して低濃度不純物拡１１（
領域１４および高濃度不純物拡散領域１７がゲート電極
１１．に沿って形成されている。１６は素子の分離のた
めのフィールド酸化膜である。

電源端子２１に正の過電圧が印加されると、トランジス
タＱｌにおいて、ドレイン領域のゲート電極１１の近傍
の高濃度不純物拡１１（領域１７において速やかに降伏
が生じ、これにより電源端子２１と接地端子２２との間
が低インピーダンスで接続されて過電圧が吸収される。

このとき降伏を起こすのは高濃度不純物拡散領域１７の
みであり、低濃度不純物拡散領域４．１４は降伏を起こ
さないので、トランジスタＱｌ、Ｑ２に破壊が生じるこ
とはない。すなわち、高濃度不純物拡散領域１７は、低
い過電圧で降伏するのでトランジスタＱ１が破壊するこ
とはない。

電源端子２１に負の過電圧が印加された場合には、トラ
ンジスタＱｌ、Ｑ２の各低濃度不純物波ｌｉｔ　ｆｄＴ
域４，１４が導通状態となって、これにより電源端子２
１と接地端子２２との間が低インピーダンスで接続され
て前記複数の過電圧が吸収される。この場合には、低い
インピーダンスで導通するのでトランジスタＱｌ、Ｑ２
が破壊することはない。

このようにしてこの実施例によれば、正または負の過電
圧の電源端子２１への印加に対して、いずれの場合にも
素子の破壊を生じさせることなく過電圧を吸収すること
ができ、したがって半導体装置の静電耐圧が格段に向上
される。

前述の実施例では、ＭＯ５型トランジスタＱｌは電源端
子２１と接地端子２２との間に接続されるようにしたが
、このＭＯ３型トランジスタＱｌを半導体装置内部の機
能回路への信号が入力される入力信号端子と接地端子と
の間、または入力信号端子と電源端子との間に接続する
ようにすれば、入力信号端子からの過電圧による素子の
破壊を防ぐことができる。

〔発明の効果〕

以−ヒのようにこの発明のＭＯ３型トランジスタによれ
ば、正の過電圧はドレイン領域における高４度不純物拡
！ｌｔ　Ｍ域の降伏により吸収し、また負の過電圧は前
記ドレイン領域における低濃度不純物拡散領域を導通さ
せることにより吸収するようにしているので、素子の破
壊を生じさせることなく過電圧を吸収することができる
ようになり、この結果半導体装置の静電耐圧を格段に向
上することができるようになる。また、このＭＯ３型ト
ランジスタは電源または入力保護用であるので、半導体
装置の集積度が損なわれることもない。

【図面の簡単な説明】

第１図はこの発明の一実施例のＭＯ３型トランジスタＱ
１を有する半導体装置の基本的な構成を示す平面図、第
２図は第１図の切断面線■−■がら見た断面図、第３図
は第１図の切断面線■−■から見た断面図、第４図は電
気的な構成を示す電気回路図、第５図はＬＤＤ構造のＭ
Ｏ３型トランジスタの断面図である。 Ｑｌ・・・ＭＯ３型トランジスタ、１１・・・ゲート電
極、１３・・・高濃度不純物拡散領域（ドレイン領域ま
たはソース領域）、１４・・・低濃度不純物拡散領域、
１５・・・半導体基板、１７・・・高濃度不純物拡散領
域 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 　電源端子と接地端子との間、入力信号端子と接地端子
   との間、または入力信号端子と電源端子との間に接続さ
   れ、半導体装置内部の機能回路への過電圧の印加を防ぐ
   ＭＯＳ型トランジスタであって、 ドレイン領域のゲート電極近傍に、このゲート電極に臨
   んで、低濃度不純物拡散領域および高濃度不純物拡散領
   域を形成したＭＯＳ型トランジスタ。