JPH031396A - 半導体記憶装置のデータ書込み及び消去方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〉 本発明は、半導体記憶装置のデータ書込み及び消去方法
、特に電気的に消去可能なＥＰＲＯＭ（Ｅｌｅｃｔｒｉ
ｃａｌｌｙ　　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　０
ｎｌｙ　Ｍｅｍｏｒｙ）のデータ書込み及び消去方法に
関するものである。

（従来の技術） 従来、フローティンゲートを有するＥＰＲＯＭは、デー
タの書込みを電気的に行えるが、消去は紫外線を約１０
分間、パッケージのガラス窓を通して照射することによ
り行っている。ところが、この種のＥＰＲＯＭは、紫外
線照射器が必要になること、紫外線は失明等の危険があ
ること、ガラス窓付きのパッケージは通常の窓なしパッ
ケージに比べてコスト高であること等の欠点があるため
、電気的に消去可能なＥＰＲＯＭ　（これは通常、全ビ
ット−括消去であり、フラッシュＥＥＰＲＯＭ等と呼ば
れる。）が米国特許節４，６９８，７８７号明細書く文
献１）、及び特開昭６３−２４９゜３７５号公報（文献
２）等で提案されている。

第２図は、前記文献１に記載された従来のＥＰＲＯＭセ
ルの概略の断面図である。

このＥＰＲＯＭは、ｐ型のシリコン基板（Ｓｉ基板）１
を有し、そのＳｉ基板１の主表面内にはｎ＋拡散層から
なるドレイン領域２と、ｎ＋拡散層及びｎ−拡散層から
なるＤＤＤ　（Ｄｏｕｂ　１ｅＤｉｆｕｓｅｄ　　Ｄｒ
ａｉｎ；二重拡散ドレイン）構造のソース領域３とが形
成されている。さらに、Ｓｉ基板１上には、絶縁膜４を
介してフローティングゲート５が形成され、そのフロー
ティングゲート５の上に眉間絶縁膜６を介してコントロ
ールゲート７が形成されている。

このＥＰＲＯＭでは、高いコントロールゲート電位ＶＧ
をコントロールゲート７に印加すると共に、高いドレイ
ン電位ＶＤをドレイン領域２に印加し、そのドレイン領
域２とソース領域３間に飽和チャネル電流を流すことに
より、メモリセルの閾値電圧ＶＴが上昇してデータの書
込みが行われる。

データの消去の場合、ドレイン領域２と非対称のソース
領域３に、高いソース電位ＶＳを印加し、そのソース領
域３とフローティングゲート５とのオーバラップ部分に
おける絶縁膜４ａを流れるファウラ・ノードハイム・ト
ンネル電流で、データの消去を行う。即ち、ソース領域
３をＤＤＤｍ造にして、そのソース領域３とＳｉ基板１
との間の電界を弱めることにより、アバランシェ電流の
発生を抑え、ファウラ・ノードハイム・トンネル電流で
データの消去を行うようにしている。

第３図は、前記文献２に記載された従来のＥＰＲＯＭセ
ルの概略の断面図である。

こ（７）ＥＰＲＯＭは、ｐ型のＳｉ基板１１を有し、そ
のＳｉ基板１１の主表面内にはｎ＋拡散層からなる同一
構造のドレイン領域１２及びソース領域１３が形成され
、さらにそのＳｉ基板１１上に、ゲート酸化膜１４、フ
ローティングゲート１５、シリコン酸化膜１６及びコン
トロールゲート１７が順に積層状態に形成されている。

このＥＰＲＯＭでデータを書込む場合、例えばコントロ
ールゲート電位ＶＧ＝１３Ｖ、ソース電位ＶＳ二基板電
位ＶＢ＝ＯＶにしておき、ドレイン電位ＶＤ＝８Ｖのパ
ルスをドレイン領域１２に０．１ｍ５ｅｃ印加する。こ
れにより、メモリセルの閾値電圧ＶＴが１．８■から約
６Ｖに上昇し、データの書込みが行われる。

データの消去の場合、ドレイン領域１２に高電位を印加
し、アバランシェ電流を積極的に利用してデータの消去
を行う。即ち、スイッチ１８を閉じ、スイッチ１９を開
いておき、このメモリセルにコントロールゲート電位Ｖ
Ｇ＝基板電位ＶＢ＝Ｏｖ、ソース電位ＶＳ＝２Ｖを印加
する。次に、スイッチ１９を閉じて、ドレイン電位ＶＤ
＝１４■のパルスをドレイン領域１２に加える。これに
より、メモリセルの閾値電圧ＶＴが例えば６，６■から
２．０■になり、データの消去が行われる。

第３図のメモリセルにおいて、前記の方法で書込み及び
消去を繰返した場合のそのメモリセルの閾値電圧ＶＴの
変化を第４図に示す。

第４図は書込み消去の繰返し回数に対する閾値電圧の特
性図である。この図においてＶＴｏは紫外線照射後の初
期量値電圧であり、メモリセルに対する書込み時間は１
回当り０１１ｍ５ｅｃ、消去時間は１回当り１００ｍ５
ｅｃである。この図から明らかなように、書込み消去の
繰返し回数が増えるに従って、書込み後の閾値電圧と消
去後の閾値電圧との差（所謂閾値ウィンドウ）が狭くな
っていく。

（発明が解決しようとする課題） しかしながら、上記のデータ書込み及び消去方法では、
次のような課題があった。

（１）　第２図の方法では、ソース領域３をＤＤＤ構造
にし、そのソース領域とＳｉ基板１との間の電界を弱め
ることによってアバランシェ電流の発生を抑え、ファウ
ラ・ノートハイム・トンネル電流でデータの消去を行う
ので、データの書込み及び消去の繰返しによる絶縁膜４
ａの劣化が少ない。そのため、１０００回以上の書込み
及び消去が期待できる。しかし、ソース領域３側のみが
ＤＤＤ構造となっているため、そのＤＤＤ構造を製作す
るために、ホトリソグラフィ工程及びイオン注入工程等
が増え、製造工程数の増大によってコスト高になるとい
う欠点があった。

その上、ソース領域３がＤＤＤ構造のため、そのソース
領域３が横方向にも拡がる。ドレイン領域２とソース領
域３との間のチャネル長は、メモリセルの特性を決定す
る要因であり、一定のチャネル長を得ようとすれば、Ｄ
ＤＤ構造によって横方向に拡がった分だけ、メモリセル
のゲート長を長くしなければならず、それによって例え
ば１メモリセル当り０．３μｍ程度セルサイスが大きく
なるという欠点があった。

（２）　第３図の方法では、アバランシェ電流を積極的
に利用してデータの消去を行うので、ドレイン領域１２
とソース領域１３とを同一構造にできる。そのため第２
図のＤＤＤ構造のような特殊な構造を採用する必要がな
いので、前記（１）の製造工程数の増加及びセルサイズ
の増大という欠点を除去できる。

しかし、データ書込み時は、ドレイン領域１２の近傍で
、フローティングゲート１５への負電荷注入が起こり、
消去時には同じくドレイン領域１２の近傍で、フローテ
ィングゲート１５中の負電荷の中和が起こる。このよう
に、書込み消去時の電流パスがいずれもドレイン領域１
２の近傍で生じるため、そのドレイン領域１２の近傍の
ゲート酸化膜１４が劣化しやすくなる。従って、データ
の続出し回路の構成にもよるが、第４図に示すように、
書換え可能回数が数千回〜数百回程度と、少ないという
欠点があった。

以上のように、従来のデータ書込み及び消去方法では、
製造工程数が少なく、セルサイズも小さく、しかも書換
え回数の多いデータ書込み方法及び消去方法を得ること
が困難であった。

本発明は前記従来技術が持っていた課題として、製造工
程数が少なく、セルサイズが小さく、かつ書換え回数の
多いデータの書込み及び消去方法を得ることが困難であ
る点について解決した、半導体記憶装置のデータ書込み
及び消去方法を提供するものである。

く課題を解決す為ための手段） 前記課題を解決するなめに、第１の発明は、不純物濃度
のほぼ等しいソース領域及びドレイン領域が基板内に形
成され、その基板上に絶縁膜を介してフローティングゲ
ートとコントロールゲートが形成されたＭＯＳ型トラン
ジスタを、記憶単位とする半導体記憶装置のデータ書込
み及び消去方法において、次のような手段を講じたもの
である。

即ち、前記ドレイン領域に印加するドレイン電位の絶対
値を、前記ソース領域に印加するソース電位の絶対値よ
りも大きな値に設定してデータの書込みを行ない、前記
ドレイン領域と前記基板との間における逆方向電流を阻
止しうる電位状態に、前記ドレイン領域を設定すると共
に、前記ソース領域と前記ドレイン領域間におけるチャ
ネル形成を阻止しうる所定の電位を、前記コントロール
ゲートに印加し、前記ドレイン電位の絶対値よりも大き
な絶対値の前記ソース電位を、前記ソース領域に印加し
てデータの消去を行うようにしたものである。

また、第２の発明では、前記第１の発明において、デー
タ消去時のソース電位の絶対値を、データ書込み時のド
レイン電位の絶対値よりも大きく設定するようにしてい
る。

（作用） 第１の発明によれば、以上のように半導体記憶装置のデ
ータ書込み及び消去方法を構成したので、ドレイン電位
の絶対値をソース電位の絶対値よりも大きな値に設定し
てデータの書込みを行うと、ドレイン領域とソース領域
との間に大電流が流れ、そのとき衝突電離より発生した
ホット電子の一部がコントロールゲート方向の電界に沿
ってそのコントロールゲートに到達する。この時、コン
トロールゲートは絶縁膜で囲まれ、電気的にフローティ
ングな状態なので、前記ホット電子はそのフローティン
グゲート内に蓄えられ、メモリセルの閾値電圧が高くな
ってデータの書込みが行える。

データの消去時において、ドレイン領域と基板との間に
おける逆方向電流を阻止しうる電位状態にそのドレイン
領域を設定すると、ドレイン領域から基板への電流の流
れが阻止される。ソース領域とドレイン領域間における
チャネル形成を阻止しうる所定の電位をコントロールゲ
ートに印加すると、ソース領域とドレイン領域間におけ
るチャネル電流の流れが阻止される。ドレイン電位より
も大きなソース電位をソース領域に印加すると、アバラ
ンシェ電流が生じるが、ブレークダウンに至らない状態
で、ソース領域からドレイン領域へ電流が流れ、フロー
ティングゲートに蓄積された電荷が除去され、メモリセ
ルの閾値電圧が低下してデータの消去が行われる。

このようにして、データ書込み時は、ドレイン領域の近
傍でフローティングゲートへの電荷の注入が起こり、デ
ータの消去時には、ソース領域の近傍でフローティング
ゲート中の電荷の中和が起こり、書込み時と消去時での
各電流パスが分離され、フローティングゲート下の絶縁
膜の劣化が抑制され、データの書換え回数が向上する。

その上、ソース領域とドレイン領域は、不純物濃度がほ
ぼ等しいので、製造工程数の減少及びセルサイズの縮小
化が図れる。

第２の発明において、データ消去時において、ソース電
位をドレイン電位よりも大きく設定すると、目的とする
メモリセルのみのデータの消去が的確に行え、それによ
って他のメモリセルのデータの消去を阻止する働きがあ
る。

従って、前記課題を解決できるのである。

（実施例） 第１図（ａ＞、（ｂ）、（ｃ）は、本発明の一実施例を
示すもので、Ｎチャネル型ＭＯＳトランジスタで構成さ
れるＥＰＲＯＭセルの概略の断面図である。

このＥＰＲＯＭセルは、例えばＰ型のＳｉ基板２１上に
多数、配列形成されるもので、そのＳｉ基板２１の主表
面内には、深さＸＪが約０．２５μｍのドレイン領域２
２とソース領域２３が同時に形成されている。このドレ
イン領域２２及びソース領域２３は、同一不純物濃度か
らなるＮ＋拡散層で形成されている。ドレイン領域２２
及びソース領域２３上には、例えば膜厚３００人のシリ
コン酸化膜（ＳｉＯ２膜）からなるゲート絶縁膜２４が
形成され、さらにその上に膜厚３０００人のポリシリコ
ン膜（多結晶シリコン膜）等のフローティングゲート２
５、絶縁膜２６、及び膜厚３０００人のポリシリコン膜
等のコントロールゲート２７が順に積層状態に、セルフ
ァライン技術等を用いて形成されている。

フローティングゲート２５とコントロールゲート２７間
の絶縁膜２６は、例えば膜厚４００人のＳｉＯ□膜で形
成されている。なお、この絶縁膜２６は、５ｉＣｈ膜に
代えて、例えば５ｉ０２膜とシリコン窒化膜（ＳｉＮ）
の積層膜で形成してもよい。このように、絶縁膜２６を
積層膜で形成すると、その積層膜中のＳｉＮ膜はＳｉＯ
２膜に比べて誘電率が高いので、コントロールゲート２
５とフローティングゲート２７間の容量を増やすことが
できるという利点がある。

このＥＰＲＯＭセルは、例えば実効ゲート長が０．８μ
ｍ（ゲート長１．２μｍ）、紫外線消去した場合のその
紫外線照射後の初期量値電圧ＶＴ。が１，８■という特
性を有している。

このようなＥＰＲＯＭセルに対してデータの書込み及び
消去を行うために、例えば基板電位ＶＢが接地電位に保
持され、ソース領域２３に所定のソース電位■Ｓを印加
するためにそのソース領域にスイッチ２８を介して電源
Ｅ１が接続されると共に、ドレイン領域２２に所定のド
レイン電位ＶＤを印加するためにそのドレイン領域２２
にスイッチ２９を介して電源Ｅ２が接続されている。ま
た、コントロールゲート２７には、所定のコントロール
ゲート電位ＶＧが印加される。

次に、第１図（ａ）、（ｂ）、（ｃ）、第５図及び第６
図を参照しつつＥＰＲＯＭセルのデータ書込み方法（１
）及びデータ消去方法（２〉について説明する。なお、
第５図は、第１図の消去時間に対する閾値電圧ＶＴの特
性図であり、その図の中のＶＴ、は紫外線照射後の初期
量値電圧、■Ｔａは書込み直後の閾値電圧である。また
、第６図は、第１図における書込み消去の繰返し回数に
対する閾値電圧ＶＴの特性図である。

（１）　データ書込み方法 ＥＰＲＯＭセルにデータを書込む場合、第１図（ａ）に
示すように、コントロールゲート２７にコントロールゲ
ート電位ＶＧ＝１３Ｖを印加し、さらに基板電位ＶＢを
ＯＶにすると共に、スイッチ２８を開いてソース領域２
３のソース電位ＶＳ−〇■にしておく。

この状態で、スイッチ２９を閉じて、ドレイン電位ＶＤ
＝８Ｖのパルスを０．１ｍ５ｅｃ、ドレイン領域２２に
印加する。すると、ドレイン領域２２とソース領域２３
の間に大電流が流れ、その時、衝突電離により発生した
ホット電子の一部がフローティングゲート２５方向の電
界に沿ってそのフローティングゲート２５に到達する。

この際、フローティングゲート２５はゲート絶縁膜２４
及び絶縁ｐｌＡ２６で包囲され、電気的にフローティン
グな状態なので、前記のホット電子はそのフローティン
グゲート２５内に蓄積される。これにより、セルの閾値
電圧ＶＴは例えば約１．８Ｖから約６■に上昇し、読出
し時に電流がほとんど流れなくなって、データが書込ま
れたことになる。

（２〉　データ消去方法 書込まれたデータを消去する場合、第１図（ｂ）に示す
ように、スイッチ２８を開くと共にスイッチ２つを閉じ
、コントロールゲート電位ＶＧ＝基板電位ＶＢ＝ＯＶを
コントロールゲート２７に印加すると共にＳｉ基板２１
をＯＶにし、さらにドレイン電位ＶＤ＝２Ｖをドレイン
領域２２に印加する。これにより、ドレイン領域２２と
Ｓｉ基板２１間が逆バイアスされ、ドレイン領域２２か
らＳｉ基板２１側への電流の流れが阻止される。

次に、第１図（Ｃ）に示すように、第１図（ｂ）の状態
からスイッチ２８を閉じてソース電位ＶＳ＝１４Ｖのパ
ルスをソース領域２３に印加する。

ここで、コントロールゲート電位ＶＧはＯＶであるため
、ドレイン領域２２とソース領域２３間においてチャネ
ル電流の発生が抑制される。また、ソース電位ＶＳ＝１
４Ｖの印加により、ソース領域２３とＳｉ基板２１間が
逆バイアスされ、アバランシェ電流が生じるが、ブレー
クダウンに至らない状態となるため、ソース領域２３か
らＳｉ基板２１方向へ２００μＡ以下のソース電流が流
れる。これにより、フローティングゲート２５に蓄積さ
れた電荷が除去され、データの消去が行われる。

第１図（ｂ）、（ｃ）における電圧印加条件でのパルス
印加時間と閾値電圧の関係が、第５図に示されている。

この第５図に示されるように、書込み直後の閾値電圧Ｖ
Ｔ＝６．６ＶであったＥＰＲＯＭセルが、５０ｍｓ　ｅ
　ｃ印加後は、閾値電圧ＶＴ＝２．ＯＶとほぼ書込み以
前の閾値電圧に戻っており、かつそこで消去は飽和しよ
うとしているのが分かる。ここで、第１図（ｂ）、（ｃ
Ｈ；：おけるデータ消去時のバイアス条件では、ソース
領域２３からＳｉ基板２１間にアバランシェ電流が流れ
るが、その電流は２００μＡ以下、例えば１００μＡ程
度と非常に少ない。これはドレイン電位ＶＤが２■と高
く、ソース領域２３・ドレイン領域２２間にチャネル電
流が流れないなめである。仮に、ドレイン電位ＶＤを０
■にすると、データの消去は可能であるが、ブレークダ
ウンが発生し、ソース電流が過大となって配線の溶断や
、ＥＰＲＯＭセルの熱破壊を引き起こす可能性がある。

従って、ドレイン電位ＶＤはブレークダウン電流がソー
ス領域２３・ドレイン領域２２間に流れない程度にセル
にバイアスされる必要がある。

以上述べたデータの書込み及び消去方法により、１つの
ＥＰＲＯＭセルに対して電気的書込み及び消去を繰り返
した時の闇値電圧特性が第６図に示されている。この第
６図において、書込み時間は１回当りＯ，１ｍ５ｅｃ、
消去時間は１回当り１００ｍ５ｅｃである。この図から
明らかなように、繰返し回数が１０００回（書込み５０
０回十消去５００回）でも、書込み後の閾値電圧ＶＴと
消去後の閾値電圧ＶＴとの差は約３．５Ｖであり、従来
の第４図に比べて各段に改善されている。

本実施例の利点をまとめれば次のようになる。

（ａ＞　　データの書込み時においてドレイン領域２２
に高電位を印加し、データの消去時においてソース領域
２３に高電位を印加して、アバランシェ電流による電流
を阻止するようにしたので、製造工程数を増加し及びセ
ルサイズを大きくすること無しに、書換え可能回数を従
来の数千回〜数百回程度の状態から、千回程度あるいは
それ以上に向上させることができる。

これは次のような理由による。即ち、書込み時において
ドレイン領域２２の近傍でフローティングゲート２５へ
の負電荷の注入が起こり、消去時にはソース領域２３の
近傍でフローティングゲート２５中の負電荷の中和が起
こるように、書込み及び消去での電流パスを分離したの
で、従来の第３図のように、書込み及び消去時の電流パ
スがいづれもドレイン領域１２の近傍である場合に比べ
て、第１図のゲート絶縁膜２４に対する劣化が極めて少
なくなり、それによって書換え回数が著しく向上した訳
である。

（ｂ）　　データ消去時のソース電位ＶＳを、データ書
込み時のドレイン電位よりも大きくしたので、他のＥＰ
ＲＯＭセルの記憶データの消去が防止でき、それによっ
て的確なデータの書込みが行える。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。

（ｉ）　　第１図（ｂ）、（ｃ）の消去時において、ス
イッチ２９を開いてドレイン領域２２をフローティング
状態にすることにより、そのドレイン領域２２側に存在
する浮遊容量等に蓄積された電荷を利用して、ソース領
域２３・ドレイン領域２２間の電流を阻止することも可
能である。この場合、ドレイン領域２２に印加する電源
Ｅ２が不要となり、データの消去操作がより簡単になる
。

また、データの消去時において、上記実施例ではコント
ロールゲート電位ＶＧをＯＶにしているが、その電位Ｖ
ＧをＯｖ以下にしても、上記実施例とほぼ同様のデータ
の消去が行える。

（ｉｉ）　　上記実施例ではＮチャネル型ＭＯＳトラン
ジスタからなるＥＰＲＯＭセルについて説明したが、Ｐ
チャネル型ＭＯＳトランジスタからなるＥＰＲＯＭにつ
いても同様に適用可能である。即ち、第１図においてＳ
ｉ基板２１をＮ型にすると共に、その基板内に形成され
るドレイン領域２２及びソース領域２３をｐ＋拡散層等
で形成し、さらに電源Ｅｌ、Ｅ２の極性を反転すること
により、第１図とほぼ同様の操作によって上記実施例と
ほぼ同様のデータの書込み及び消去を行うことが可能で
ある。

（ｒｉｒ）　　ｓｉ基板２１は他の材料の基板でもよく
、さらにＥＰＲＯＭセルの断面構造は第１図の構造以外
のものに変形してもよい。

（ｉｖ）　　第１図において、ドレイン領域２２とソー
ス領域２３は相互に互換性があり、他の回路に接続され
て初めてソース側とドレイン側を特定できるため、それ
らを考慮して上記のデータ書込み及び消去方法の操作手
順を適宜選定すればよい。

（発明の効果） 以上詳細に説明したように、第１の発明によれば、デー
タ書込み時とデータ消去時とにおいて、高い電位を与え
る側をソース領域側とドレイン領域側とに分けることに
より、即ち書込みと消去での電流パスをソース領域とド
レイン領域とに分離したので、フローティングゲート下
の絶縁膜の劣化を著しく減少できる。これにより、製造
工程数やセルサイズを増大すること無しに、書換え可能
回数を著しく向上させることができる。

また、第２の発明では、データ消去時のソース電位の絶
対値を、データ書込み時のドレイン電位の絶対値よりも
大きくしたので、他のメモリセルのデータの消去を防止
して、所望のメモリセルに対する的確なデータの書込み
が行なえる。

【図面の簡単な説明】

第１図（ａ＞、（ｂ）、（ｃ）は本発明の実施例を示す
ＥＰＲＯＭセルの概略の断面図、第２図及び第３図は従
来のＥＰＲＯＭセルの概略の断面図、第４図は第３図の
書込み消去の繰返し回数対閾値電圧特性図、第５図は第
１図の消去時間対閾値電圧特性図、第６図は第１図の書
込み消去の繰返し回数対閾値電圧特性図である。 ２１・・・・・・Ｓｉ基板、２２・・・・・・ドレイン
領域、２３・・・・・・ソース領域、２４・・・・・・
ゲート絶縁膜、２５・・・・・・コントロールゲート、
２６・・・・・・絶縁膜、２７・・・・・コントロール
ゲート、２８．２９・・・・・・スイッチ、ＶＢ・・・
・・・基板電位、ＶＤ・・・・・・ドレイン電位、ＶＧ
・・・・・・コントロールゲート電位、ＶＳ・・・・・
・ソース電位。

Claims (1)

1. 【特許請求の範囲】 １）不純物濃度のほぼ等しいソース領域及びドレイン領
   域が基板内に形成され、その基板上に絶縁膜を介してフ
   ローティングゲートとコントロールゲートが形成された
   ＭＯＳ型トランジスタを、記憶単位とする半導体記憶装
   置のデータ書込み及び消去方法において、 前記ドレイン領域に印加するドレイン電位の絶対値を、
   前記ソース領域に印加するソース電位の絶対値よりも大
   きな値に設定してデータの書込みを行ない、 前記ドレイン領域と前記基板との間における逆方向電流
   を阻止しうる電位状態に、前記ドレイン領域を設定する
   と共に、前記ソース領域と前記ドレイン領域間における
   チャネル形成を阻止しうる所定の電位を、前記コントロ
   ールゲートに印加し、前記ドレイン電位の絶対値よりも
   大きな絶対値の前記ソース電位を、前記ソース領域に印
   加してデータの消去を行う ことを特徴とする半導体記憶装置のデータ書込み及び消
   去方法。 ２）データ消去時のソース電位の絶対値を、データ書込
   み時のドレイン電位の絶対値よりも大きく設定する請求
   項１記載の半導体記憶装置のデータ書込み及び消去方法
   。