JPH0770976B2 - 遅延発生器とその方法、クロック回復システム - Google Patents
遅延発生器とその方法、クロック回復システムInfo
- Publication number
- JPH0770976B2 JPH0770976B2 JP2270672A JP27067290A JPH0770976B2 JP H0770976 B2 JPH0770976 B2 JP H0770976B2 JP 2270672 A JP2270672 A JP 2270672A JP 27067290 A JP27067290 A JP 27067290A JP H0770976 B2 JPH0770976 B2 JP H0770976B2
- Authority
- JP
- Japan
- Prior art keywords
- delay line
- voltage
- input signal
- delay
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般的には遅延発生器に係わり、特に高速光
データ・リンクのようなデータ通信用受信器のクロック
回復システムに使用する遅延発生器に関する。
データ・リンクのようなデータ通信用受信器のクロック
回復システムに使用する遅延発生器に関する。
（従来技術） 殆どのデータ通信システムは、入力されて来るディジタ
ル・データ・ストリームを最適にサンプルし且つその復
号を最適に制御するために、局部サンプリング・クロッ
クを前記入力ディジタル・データ・ストリームと同期さ
せる必要が有る。典型的には、この同期には入力ディジ
タル・データ・ストリームから局部サンプリング・クロ
ックを抽出しなければならない。多くの極めて高速のシ
ステムにおいて、入力ディジタル・データ・ストリーム
のデータ・フォーマットが、そのデータ・ストリームか
ら局部クロックを抽出可能な比較的に僅かなデータ・ト
ランジッションを有するデータ・フォーマット、例えば
非ゼロ復帰（NRZ）符号化データ・フォーマットを有す
るために、その同期処理が複雑になっている。このNRZ
フォーマットによって、比較的に大量のデータを、規則
や協定、或いは伝送媒体の容量やこの伝送媒体と接続す
る電子装置の容量によって支配されている所定の帯域幅
内で伝送することが可能となる。
ル・データ・ストリームを最適にサンプルし且つその復
号を最適に制御するために、局部サンプリング・クロッ
クを前記入力ディジタル・データ・ストリームと同期さ
せる必要が有る。典型的には、この同期には入力ディジ
タル・データ・ストリームから局部サンプリング・クロ
ックを抽出しなければならない。多くの極めて高速のシ
ステムにおいて、入力ディジタル・データ・ストリーム
のデータ・フォーマットが、そのデータ・ストリームか
ら局部クロックを抽出可能な比較的に僅かなデータ・ト
ランジッションを有するデータ・フォーマット、例えば
非ゼロ復帰（NRZ）符号化データ・フォーマットを有す
るために、その同期処理が複雑になっている。このNRZ
フォーマットによって、比較的に大量のデータを、規則
や協定、或いは伝送媒体の容量やこの伝送媒体と接続す
る電子装置の容量によって支配されている所定の帯域幅
内で伝送することが可能となる。
超高速、例えば秒速109乃至1010ビット（ここでは、秒
速１乃至10ギガビット、即ち１乃至10Gbsと言う。）の
速度においては、遅延の時間及び温度的安定性や、費
用、遅延の対称性、物理的な大きさ等のような多くのフ
ァクターが有るために、局部クロックを抽出する従来の
方法は充分なものではない。例えば、1986年に発行され
たクレメンス・バーク（Clemens Baack）博士の著書、
「広帯域光伝送システム（Optical Wideband Transmi
ssion Systems）」の第157頁の第14図に示されるよう
な、整合フィルター／閥値コンパレータ／微分器／全波
整流器で構成されたクロック回復装置は相当な位相ジッ
ターを被り、且つ集積化した形で１乃至10Gbsの範囲で
実行することは困難である。上記著書の同じく第157頁
の第15図に示されるような、整合フィルター／二乗法則
／ハイ・パス・フィルターで構成されたクロック回復装
置もまた、二乗法則機能に厳しい要件が有るために、集
積化した形で１乃至10Gbsの範囲で実行することは困難
である。更にそのハイ・パス・フィルターは、1Gbs以上
のような高いビット速度では表面音響波素子（SAW）で
構成することが出来ても他の回路と集積化することが不
可能である。しかしながら、10Gbsのような超高速のビ
ット速度では、前記SAW素子は現実的で無く且つ製造す
る際の費用効率が悪い。これらの高いビット速度では、
1977年に発行されたジェイ・ジェイ・スプリカー・ジュ
ニア（J.J.Spilker,Jr.）氏の著書「衛星によるディジ
タル通信（Digital Communications by Satellit
e）」の第14−１（ｂ）図に示されるような、遅延・乗
算テクニック（delay−and−multiply technique）
が、それによる遅延発生器が温度及び経時変化に対して
そのビット周期の二分の一の安定な遅延を与えることが
できる限りにおいては、実目的であろう。この遅延発生
器は、受信器の他の回路と共に集積化することができな
い前記SAW素子ではなく、それら他の回路と共にモノリ
シック構成で集積化することが可能なものである方が好
ましい。従って、受信システムを構成する他の電子回路
と共に容易に集積化することが可能な遅延発生器が提供
されることが望まれている。
速１乃至10ギガビット、即ち１乃至10Gbsと言う。）の
速度においては、遅延の時間及び温度的安定性や、費
用、遅延の対称性、物理的な大きさ等のような多くのフ
ァクターが有るために、局部クロックを抽出する従来の
方法は充分なものではない。例えば、1986年に発行され
たクレメンス・バーク（Clemens Baack）博士の著書、
「広帯域光伝送システム（Optical Wideband Transmi
ssion Systems）」の第157頁の第14図に示されるよう
な、整合フィルター／閥値コンパレータ／微分器／全波
整流器で構成されたクロック回復装置は相当な位相ジッ
ターを被り、且つ集積化した形で１乃至10Gbsの範囲で
実行することは困難である。上記著書の同じく第157頁
の第15図に示されるような、整合フィルター／二乗法則
／ハイ・パス・フィルターで構成されたクロック回復装
置もまた、二乗法則機能に厳しい要件が有るために、集
積化した形で１乃至10Gbsの範囲で実行することは困難
である。更にそのハイ・パス・フィルターは、1Gbs以上
のような高いビット速度では表面音響波素子（SAW）で
構成することが出来ても他の回路と集積化することが不
可能である。しかしながら、10Gbsのような超高速のビ
ット速度では、前記SAW素子は現実的で無く且つ製造す
る際の費用効率が悪い。これらの高いビット速度では、
1977年に発行されたジェイ・ジェイ・スプリカー・ジュ
ニア（J.J.Spilker,Jr.）氏の著書「衛星によるディジ
タル通信（Digital Communications by Satellit
e）」の第14−１（ｂ）図に示されるような、遅延・乗
算テクニック（delay−and−multiply technique）
が、それによる遅延発生器が温度及び経時変化に対して
そのビット周期の二分の一の安定な遅延を与えることが
できる限りにおいては、実目的であろう。この遅延発生
器は、受信器の他の回路と共に集積化することができな
い前記SAW素子ではなく、それら他の回路と共にモノリ
シック構成で集積化することが可能なものである方が好
ましい。従って、受信システムを構成する他の電子回路
と共に容易に集積化することが可能な遅延発生器が提供
されることが望まれている。
更に、製造費用が比較的に安価で且つ温度及び経時変化
に対して充分に安定な遅延を持つ遅延発生器が提供され
ることが望まれている。更に、そのような遅延発生器
は、比較的広範囲に亘る遅延を行なうのに適したもので
なければならない。特に、そのような遅延発生器は、高
速光データ・リンク等のような超高速ディジタル通信シ
ステムに必要とされる、相当程度に極く短い遅延を与え
ることができるものでなければならない。
に対して充分に安定な遅延を持つ遅延発生器が提供され
ることが望まれている。更に、そのような遅延発生器
は、比較的広範囲に亘る遅延を行なうのに適したもので
なければならない。特に、そのような遅延発生器は、高
速光データ・リンク等のような超高速ディジタル通信シ
ステムに必要とされる、相当程度に極く短い遅延を与え
ることができるものでなければならない。
（発明の概要） 本発明は、特性インピーダンスZOと、この特性インピー
ダンスZOと異なるインピーダンスで終端する第１端部
と、往復遅延時間τを有する遅延線と、入力信号に応答
し前記遅延線の第２端部に接続され前記遅延線に入力信
号の電圧と実質的に等しい瞬時電圧を印加する印加手段
と、前記入力信号に応答し前記遅延線の第２端部に接続
され前記入力信号の電圧と前記遅延線の端子間電圧との
間の差電圧を発生する差電圧発生手段とを有することを
特徴とする遅延発生器である。そして、前記差電圧発生
手段の入力インピーダンスに接続された前記印加手段の
出力インピーダンスは、前記遅延線の前記特性インピー
ダンスと実質的に等しく、且つ、前記差電圧発生手段の
出力は前記遅延線の往復遅延時間τによって遅延された
信号である。他の本発明は、光データリンク内で使用す
るためのクロック回復システムである。
ダンスZOと異なるインピーダンスで終端する第１端部
と、往復遅延時間τを有する遅延線と、入力信号に応答
し前記遅延線の第２端部に接続され前記遅延線に入力信
号の電圧と実質的に等しい瞬時電圧を印加する印加手段
と、前記入力信号に応答し前記遅延線の第２端部に接続
され前記入力信号の電圧と前記遅延線の端子間電圧との
間の差電圧を発生する差電圧発生手段とを有することを
特徴とする遅延発生器である。そして、前記差電圧発生
手段の入力インピーダンスに接続された前記印加手段の
出力インピーダンスは、前記遅延線の前記特性インピー
ダンスと実質的に等しく、且つ、前記差電圧発生手段の
出力は前記遅延線の往復遅延時間τによって遅延された
信号である。他の本発明は、光データリンク内で使用す
るためのクロック回復システムである。
このシステム入力信号に応答し該入力信号を実質的に該
入力信号のシンボル間隔の二分の一だけ遅延する遅延発
生器と、入力信号と前記遅延発生器からの遅延された前
記入力信号とに応答し出力端を有する乗算器と、前記乗
算器の前記出力端に接続され前記入力信号の前記シンボ
ル速度と実質的に等しい周波数を持つ前記乗算器からの
信号を出力端に通過させるフィルター手段とを有し、更
に前記遅延発生器が、特性インピーダンスZOと、この特
性インピーダンスZOと異なるインピーダンスで終端する
第１端部と、実質的に前記入力信号の前記シンボル間隔
の二分の一に等しい往復遅延時間とを有する遅延線と、
入力信号に応答し前記遅延線の第二の端部に接続され前
記遅延線に入力信号の電圧と実質的に等しい瞬時電圧を
印加する手段と、前記入力信号に応答し前記遅延線の第
二の端部に接続され前記入力信号の電圧と前記遅延線の
端子間電圧のと間の差電圧を発生する差電圧発生手段と
を有することを特徴としている。そして、前記差電圧発
生手段の入力インピーダンスに接続された前記印加手段
の出力インピーダンスは、前記遅延線の前記特性インピ
ーダンスと実質的に等しく、且つ、前記差電圧発生手段
の出力は、該遅延発生器の出力である。
入力信号のシンボル間隔の二分の一だけ遅延する遅延発
生器と、入力信号と前記遅延発生器からの遅延された前
記入力信号とに応答し出力端を有する乗算器と、前記乗
算器の前記出力端に接続され前記入力信号の前記シンボ
ル速度と実質的に等しい周波数を持つ前記乗算器からの
信号を出力端に通過させるフィルター手段とを有し、更
に前記遅延発生器が、特性インピーダンスZOと、この特
性インピーダンスZOと異なるインピーダンスで終端する
第１端部と、実質的に前記入力信号の前記シンボル間隔
の二分の一に等しい往復遅延時間とを有する遅延線と、
入力信号に応答し前記遅延線の第二の端部に接続され前
記遅延線に入力信号の電圧と実質的に等しい瞬時電圧を
印加する手段と、前記入力信号に応答し前記遅延線の第
二の端部に接続され前記入力信号の電圧と前記遅延線の
端子間電圧のと間の差電圧を発生する差電圧発生手段と
を有することを特徴としている。そして、前記差電圧発
生手段の入力インピーダンスに接続された前記印加手段
の出力インピーダンスは、前記遅延線の前記特性インピ
ーダンスと実質的に等しく、且つ、前記差電圧発生手段
の出力は、該遅延発生器の出力である。
更に他の本発明は、所定の長さを有し、端部がその特性
インピーダンスと異なるインピーダンスで終端された遅
延線の入力端子間に、入力信号と実質的に等しい信号を
印加するステップと、前記遅延線の端子間信号を前記入
力信号から減算して前記入力信号を遅延した形の信号を
生じるステップとを有することを特徴とする入力信号の
遅延方法である。そして、その遅延量が前記遅延線の往
復遅延時間によって定められ、前記遅延線は該遅延線の
入力端において該遅延線の特性インピーダンスと実質的
に等しいインピーダンスで終端される。
インピーダンスと異なるインピーダンスで終端された遅
延線の入力端子間に、入力信号と実質的に等しい信号を
印加するステップと、前記遅延線の端子間信号を前記入
力信号から減算して前記入力信号を遅延した形の信号を
生じるステップとを有することを特徴とする入力信号の
遅延方法である。そして、その遅延量が前記遅延線の往
復遅延時間によって定められ、前記遅延線は該遅延線の
入力端において該遅延線の特性インピーダンスと実質的
に等しいインピーダンスで終端される。
（実施例） 第１図は高速光データ・リンク（図示せず）の受信部10
の一例を示している。フォトダイオード11は、光パルス
を受信し、この受信された光パルスを電気信号に変換
し、これらの電気信号は増幅器12によって増幅される。
これらの増幅されたパルスは、従来の構成を有するサン
プル・デコード回路13のクロック回復回路14とに接続さ
れる。局所クロック信号は、クロック回復回路14によっ
て抽出され、その結果、入力データが正確（最適）にサ
ンプルされ、さらに有効な受信データとしてデコードさ
れる。
の一例を示している。フォトダイオード11は、光パルス
を受信し、この受信された光パルスを電気信号に変換
し、これらの電気信号は増幅器12によって増幅される。
これらの増幅されたパルスは、従来の構成を有するサン
プル・デコード回路13のクロック回復回路14とに接続さ
れる。局所クロック信号は、クロック回復回路14によっ
て抽出され、その結果、入力データが正確（最適）にサ
ンプルされ、さらに有効な受信データとしてデコードさ
れる。
この例においては、クロック回復回路14は先に述べたよ
うな遅延・乗算の技術を用いて示されている。図示され
るように、遅延発生器15は以下で詳述する如く、前記増
幅器12からの増幅されたパルスを実質的に前記入力信号
の前記シンボル・レートの二分の一に等しい量だけ遅延
させる。乗算器16は、前記増幅パルスに遅延した増幅パ
ルスを乗算する。その結果得られた出力はフィルター手
段17に与えられる。このフィルター手段17は、実質的に
前記入力信号の前記シンボル速度の中心周波数を持つバ
ンドパス・フィルターとして示されている。なお、この
実施例においてはバンドパス・フィルターとして示され
ているが、フィルター手段17を位相同期ループ（PLL）
として実施することも可能である。
うな遅延・乗算の技術を用いて示されている。図示され
るように、遅延発生器15は以下で詳述する如く、前記増
幅器12からの増幅されたパルスを実質的に前記入力信号
の前記シンボル・レートの二分の一に等しい量だけ遅延
させる。乗算器16は、前記増幅パルスに遅延した増幅パ
ルスを乗算する。その結果得られた出力はフィルター手
段17に与えられる。このフィルター手段17は、実質的に
前記入力信号の前記シンボル速度の中心周波数を持つバ
ンドパス・フィルターとして示されている。なお、この
実施例においてはバンドパス・フィルターとして示され
ているが、フィルター手段17を位相同期ループ（PLL）
として実施することも可能である。
遅延発生器15は、第２図に示される回路で実施すること
ができる。遅延線20は、特性インピーダンス（即ち、波
動インピーダンス）ZOを持ち、その一端が特性インピー
ダンスZOとは相違するインピーダンス、好ましくは短絡
スタブ21又は開回路て終端される。端部の終端が不適切
であると、この遅延線20の入力端22に与えられる信号の
往復伝搬遅延がτ秒（以下、単にτと言う）となる。ト
ランジタ23と24とを有する手段が、入力端22に実質的に
前記入力信号の電圧ｖ（ｔ）に等しい瞬時電圧を印加す
る。トランジタ24はまた、前記入力信号電圧ｖ（ｔ）と
遅延線20の入力端22の電圧vL（ｔ）との間の電圧差を出
力する差電圧発生手段として動作する。この実施例の目
的で、トランジスタ24は、ボルテージ・フォロワー増幅
器（即ち、共通ドレイン増幅器）として作動し、被制御
電流源として作動するトランジスタ23と共に、電圧v
L（ｔ）を前記入力信号電圧ｖ（ｔ）の瞬時電圧と実質
的に等しくする。ここでは、瞬時電圧なる語は、印加電
圧（信号）が遅延線20に伝搬して遅延線20の開放端或い
は短絡スタブ21の遠くにまで影響が波及し遅延線20を通
じて入力端22に逆伝搬してしまう前に遅延線に印加され
た電圧を意味する。以下に示されるように、この信号が
そのような影響を与えて入力端22に戻ったときには、入
力端22の電圧が実質的に相殺されるであろうことが理解
できる。
ができる。遅延線20は、特性インピーダンス（即ち、波
動インピーダンス）ZOを持ち、その一端が特性インピー
ダンスZOとは相違するインピーダンス、好ましくは短絡
スタブ21又は開回路て終端される。端部の終端が不適切
であると、この遅延線20の入力端22に与えられる信号の
往復伝搬遅延がτ秒（以下、単にτと言う）となる。ト
ランジタ23と24とを有する手段が、入力端22に実質的に
前記入力信号の電圧ｖ（ｔ）に等しい瞬時電圧を印加す
る。トランジタ24はまた、前記入力信号電圧ｖ（ｔ）と
遅延線20の入力端22の電圧vL（ｔ）との間の電圧差を出
力する差電圧発生手段として動作する。この実施例の目
的で、トランジスタ24は、ボルテージ・フォロワー増幅
器（即ち、共通ドレイン増幅器）として作動し、被制御
電流源として作動するトランジスタ23と共に、電圧v
L（ｔ）を前記入力信号電圧ｖ（ｔ）の瞬時電圧と実質
的に等しくする。ここでは、瞬時電圧なる語は、印加電
圧（信号）が遅延線20に伝搬して遅延線20の開放端或い
は短絡スタブ21の遠くにまで影響が波及し遅延線20を通
じて入力端22に逆伝搬してしまう前に遅延線に印加され
た電圧を意味する。以下に示されるように、この信号が
そのような影響を与えて入力端22に戻ったときには、入
力端22の電圧が実質的に相殺されるであろうことが理解
できる。
トランジスタ24の相互コンダクタンス（gm24）は、トラ
ンジスタ24の出力インピーダンスがそのソース端子から
トランジスタ23の出力抵抗と平行に見て、遅延線20の特
性インピーダンスと実質的に等しくなるように選定され
る。この結果、以下により詳しく述べるように、遅延線
20が適切に終端され、且つそこから反射される信号が吸
収される。
ンジスタ24の出力インピーダンスがそのソース端子から
トランジスタ23の出力抵抗と平行に見て、遅延線20の特
性インピーダンスと実質的に等しくなるように選定され
る。この結果、以下により詳しく述べるように、遅延線
20が適切に終端され、且つそこから反射される信号が吸
収される。
トランジスタ24のドレイン端子は、抵抗値R25を持つ負
荷抵抗25と接続される。この負荷抵抗25での電圧低下v
out（ｔ）は、入力信号電圧ｖ（ｔ）が遅延されたもの
であり、これはKv（ｔ−τ）として表わすことができ
る。定数Ｋは、以下に示されるように、トランジスタ24
からのドレイン電流ｉ（ｔ）と、抵抗値R25と、相互コ
ンダクタンスgm24と、入力信号電圧ｖ（ｔ）によって定
まる定数である。
荷抵抗25と接続される。この負荷抵抗25での電圧低下v
out（ｔ）は、入力信号電圧ｖ（ｔ）が遅延されたもの
であり、これはKv（ｔ−τ）として表わすことができ
る。定数Ｋは、以下に示されるように、トランジスタ24
からのドレイン電流ｉ（ｔ）と、抵抗値R25と、相互コ
ンダクタンスgm24と、入力信号電圧ｖ（ｔ）によって定
まる定数である。
遅延発生器15の作用を理解するために、その電気的等価
回路30を、短絡スタブ21を用いた第３図に示す。開放状
態での遅延線20については後述する。トランジスタ23に
対応する被制御電流源31は、入力信号電圧ｖ（ｔ）に比
例した電流を有し、ここではgm23v（ｔ）として表わさ
れる。トランジスタ24（第１図参照）は、電圧源32と抵
抗33とで等価的に表わされ、トランジスタ23（第１図参
照）の幾らかの出力インピーダンスを無視すれば、その
等価抵抗値は1/gm24であり、上記の如く遅延線20の特性
インピーダンスである。この結果、遅延線20の入力端22
間の電圧はvL（ｔ）となる。
回路30を、短絡スタブ21を用いた第３図に示す。開放状
態での遅延線20については後述する。トランジスタ23に
対応する被制御電流源31は、入力信号電圧ｖ（ｔ）に比
例した電流を有し、ここではgm23v（ｔ）として表わさ
れる。トランジスタ24（第１図参照）は、電圧源32と抵
抗33とで等価的に表わされ、トランジスタ23（第１図参
照）の幾らかの出力インピーダンスを無視すれば、その
等価抵抗値は1/gm24であり、上記の如く遅延線20の特性
インピーダンスである。この結果、遅延線20の入力端22
間の電圧はvL（ｔ）となる。
もし相互コンダクタンスgm23とgm24とが実質的に等しけ
れば、等価回路30は第４図に示されるように単純化して
電圧vL（ｔ）を定めることができる。この例では、等価
回路30（第３図参照）は、第３図の電圧源32の電圧の二
倍の電圧を有する電圧源41を持つ等価回路40となる。抵
抗42は第３図の抵抗33と等しい抵抗値（実質的にZO）を
持つ。この目的のため、入力信号電圧ｖ（ｔ）は遅延線
20の往復遅延時間τより長い期間を持つパルスとされ
る。得られた電圧vL（ｔ）は第５図（実寸でない）にグ
ラフで示される。この得られた電圧vL（ｔ）は、振幅Ａ
と実質的に遅延線20の往復遅延時間τに等しい期間とを
持つパルスである。このパルスの極性は、入力信号電圧
ｖ（ｔ）の極性に依存し、入力信号電圧ｖ（ｔ）の極性
が正になれば電圧vL（ｔ）は振幅Ａを持つ正パルスにな
り、入力信号電圧ｖ（ｔ）の極性が負になれば電圧v
L（ｔ）は振幅Ａを持つ負パルスになる。ここで、得ら
れた電圧vL（ｔ）の振幅が入力信号電圧ｖ（ｔ）の振幅
と実質的に等しいことに注目することができる。
れば、等価回路30は第４図に示されるように単純化して
電圧vL（ｔ）を定めることができる。この例では、等価
回路30（第３図参照）は、第３図の電圧源32の電圧の二
倍の電圧を有する電圧源41を持つ等価回路40となる。抵
抗42は第３図の抵抗33と等しい抵抗値（実質的にZO）を
持つ。この目的のため、入力信号電圧ｖ（ｔ）は遅延線
20の往復遅延時間τより長い期間を持つパルスとされ
る。得られた電圧vL（ｔ）は第５図（実寸でない）にグ
ラフで示される。この得られた電圧vL（ｔ）は、振幅Ａ
と実質的に遅延線20の往復遅延時間τに等しい期間とを
持つパルスである。このパルスの極性は、入力信号電圧
ｖ（ｔ）の極性に依存し、入力信号電圧ｖ（ｔ）の極性
が正になれば電圧vL（ｔ）は振幅Ａを持つ正パルスにな
り、入力信号電圧ｖ（ｔ）の極性が負になれば電圧v
L（ｔ）は振幅Ａを持つ負パルスになる。ここで、得ら
れた電圧vL（ｔ）の振幅が入力信号電圧ｖ（ｔ）の振幅
と実質的に等しいことに注目することができる。
再び第３図において、電圧vO（ｔ）は抵抗33での電圧降
下として定義することができる。従って、この電圧v
O（ｔ）はｖ（ｔ）−vL（ｔ）である。再び第５図にお
いて、この電圧vO（ｔ）は上記に定義したように入力信
号電圧ｖ（ｔ）と得られる電圧vL（ｔ）とからグラフに
より求めることができる。図示のごとく、電圧降下v
O（ｔ）は入力信号電圧ｖ（ｔ）を時間τだけ遅延させ
た電圧である。従って、入力信号電圧ｖ（ｔ）は遅延線
20を介してその往復遅延時間τだけ遅延される。
下として定義することができる。従って、この電圧v
O（ｔ）はｖ（ｔ）−vL（ｔ）である。再び第５図にお
いて、この電圧vO（ｔ）は上記に定義したように入力信
号電圧ｖ（ｔ）と得られる電圧vL（ｔ）とからグラフに
より求めることができる。図示のごとく、電圧降下v
O（ｔ）は入力信号電圧ｖ（ｔ）を時間τだけ遅延させ
た電圧である。従って、入力信号電圧ｖ（ｔ）は遅延線
20を介してその往復遅延時間τだけ遅延される。
同様にして、短絡スタブ21（第３図及び第４図参照）が
作用されず従って遅延線20が開回路であるときは、その
結果得られる電圧vL（ｔ）は第６図（実寸でない）に示
される。この電圧vL（ｔ）は、振幅がＡの二倍即ち2Aの
パルスとなり、振幅Ａ部分の長さは実質的にτとなる。
先に述べた如く、もしこの信号電圧vL（ｔ）が入力信号
電圧ｖ（ｔ）から減算されると電圧降下vO（ｔ）は振幅
がＡの負パルスとする。図示される如く、この信号電圧
vL（ｔ）は、入力信号電圧ｖ（ｔ）が反転され且つ往復
遅延時間τだけ遅延されたものである。ゆえに、入力信
号電圧ｖ（ｔ）は、遅延線20を通じて往復遅延時間τだ
け遅延され且つ反転される。
作用されず従って遅延線20が開回路であるときは、その
結果得られる電圧vL（ｔ）は第６図（実寸でない）に示
される。この電圧vL（ｔ）は、振幅がＡの二倍即ち2Aの
パルスとなり、振幅Ａ部分の長さは実質的にτとなる。
先に述べた如く、もしこの信号電圧vL（ｔ）が入力信号
電圧ｖ（ｔ）から減算されると電圧降下vO（ｔ）は振幅
がＡの負パルスとする。図示される如く、この信号電圧
vL（ｔ）は、入力信号電圧ｖ（ｔ）が反転され且つ往復
遅延時間τだけ遅延されたものである。ゆえに、入力信
号電圧ｖ（ｔ）は、遅延線20を通じて往復遅延時間τだ
け遅延され且つ反転される。
上記の如く、相互コンダクタンスgm23及びgm24が実質的
に等しい方が良く、それによって信号電圧vL（ｔ）の振
幅は実質的に入力信号電圧ｖ（ｔ）の振幅に等しくな
る。しかしながら、ソース・フォロワー（電圧フォロワ
ー）として動作するトランジスタ24は、第３図中の電圧
源32によって示されるような入力信号電圧ｖ（ｔ）と実
質的に等しい電圧を与えることはできない。これは、相
互コンダクタンスgm24が主としてトランジスタ24の出力
インピーダンスを決めるために使用され、相互コンダク
タンスgm23がトランジスタ24のソース・フォロワー機能
の不正確さを補償するように変化することがあるためで
ある。
に等しい方が良く、それによって信号電圧vL（ｔ）の振
幅は実質的に入力信号電圧ｖ（ｔ）の振幅に等しくな
る。しかしながら、ソース・フォロワー（電圧フォロワ
ー）として動作するトランジスタ24は、第３図中の電圧
源32によって示されるような入力信号電圧ｖ（ｔ）と実
質的に等しい電圧を与えることはできない。これは、相
互コンダクタンスgm24が主としてトランジスタ24の出力
インピーダンスを決めるために使用され、相互コンダク
タンスgm23がトランジスタ24のソース・フォロワー機能
の不正確さを補償するように変化することがあるためで
ある。
電圧降下vO（ｔ）は第２図のトランジスタ24のゲート・
ソース間に印加される。この電圧降下vO（ｔ）にトラン
ジスタ24の相互コンダクタンスgm24を掛けたものが出力
電流ｉ（ｔ）となる。次いでこの出力電流ｉ（ｔ）に抵
抗25の抵抗値R25を掛けたものが、入力信号電圧ｖ
（ｔ）と比例し且つそれから往復遅延時間τだけ遅延さ
れた出力信号電圧Vout（ｔ）となり、以下のように表さ
れる。： vout（ｔ）＝R25gm24v（ｔ−τ） ＝Kv（ｔ−τ） になる（上式の＝はここでほぼ等しい意味）。
ソース間に印加される。この電圧降下vO（ｔ）にトラン
ジスタ24の相互コンダクタンスgm24を掛けたものが出力
電流ｉ（ｔ）となる。次いでこの出力電流ｉ（ｔ）に抵
抗25の抵抗値R25を掛けたものが、入力信号電圧ｖ
（ｔ）と比例し且つそれから往復遅延時間τだけ遅延さ
れた出力信号電圧Vout（ｔ）となり、以下のように表さ
れる。： vout（ｔ）＝R25gm24v（ｔ−τ） ＝Kv（ｔ−τ） になる（上式の＝はここでほぼ等しい意味）。
第２図においては、トランジスタ24への入力信号電圧が
ｖ（ｔ）、トランジスタ23への入力信号電圧が−ｖ
（ｔ）であり、これらを正確な関係即ちそれらを実質的
に180゜位相を異にする状態で発生させることは不便で
ある。それ故に、遅延発生器としては、遅延発生器15を
完全差動型に構成することが望ましい。そのような構成
の一例が第７図に図示されている。
ｖ（ｔ）、トランジスタ23への入力信号電圧が−ｖ
（ｔ）であり、これらを正確な関係即ちそれらを実質的
に180゜位相を異にする状態で発生させることは不便で
ある。それ故に、遅延発生器としては、遅延発生器15を
完全差動型に構成することが望ましい。そのような構成
の一例が第７図に図示されている。
第７図に示す差動型遅延発生器60の動作は、第２図の遅
延発生器15の動作に関して述べたものと類似している。
図示のように、入力信号電圧ｖ（ｔ）は固定電位を基準
にしておらず、完全な差動電圧である。同様に、出力信
号vout（ｔ）は完全な差動電圧である。トランジスタ6
1、62は電流源として動作し、第２図のトランジスタ23
に相当するトランジスタ63、64は電圧フォロワー、遅延
線20に対する負荷インピーダンスそして差動手段として
動作し、第２図のトランジスタ24に相当する。
延発生器15の動作に関して述べたものと類似している。
図示のように、入力信号電圧ｖ（ｔ）は固定電位を基準
にしておらず、完全な差動電圧である。同様に、出力信
号vout（ｔ）は完全な差動電圧である。トランジスタ6
1、62は電流源として動作し、第２図のトランジスタ23
に相当するトランジスタ63、64は電圧フォロワー、遅延
線20に対する負荷インピーダンスそして差動手段として
動作し、第２図のトランジスタ24に相当する。
トランジスタ65、66もまた第２図の抵抗25に相当する。
ここで、トランジスタ61がトランジスタ64に交差接続さ
れ、トランジスタ62がトランジスタ63に交差接続され
て、適切な位相の入力信号ｖ（ｔ）が電圧フォロワー・
トランジスタ63、64及び電流源トランジスタ61、62に与
えられ、その結果、遅延発生器60が適切な動作を行なう
ことが注目される。この実施例では固定電圧源として示
されているレベル・シフト回路67、68は、入力信号電圧
ｖ（ｔ）が電圧源トランジスタ61、62の両方及びに電圧
フォロワー・トランジスタ63、64の両方を駆動するため
に必要な適切な直流オフセットを与える。電流源69によ
って、入力信号電圧ｖ（ｔ）のコモン・モード電圧が遅
延発生器60の動作に影響を及ぼすこと無く変化すること
が可能となる。更に、トランジスタ63、64の出力インピ
ーダンスは事実上、直列に接続されており、この結果、
それらの出力インピーダンスが各々、必ず遅延線20の特
性インピーダンスZOのほぼ二分の一に低く調整されるこ
とが注目される。
ここで、トランジスタ61がトランジスタ64に交差接続さ
れ、トランジスタ62がトランジスタ63に交差接続され
て、適切な位相の入力信号ｖ（ｔ）が電圧フォロワー・
トランジスタ63、64及び電流源トランジスタ61、62に与
えられ、その結果、遅延発生器60が適切な動作を行なう
ことが注目される。この実施例では固定電圧源として示
されているレベル・シフト回路67、68は、入力信号電圧
ｖ（ｔ）が電圧源トランジスタ61、62の両方及びに電圧
フォロワー・トランジスタ63、64の両方を駆動するため
に必要な適切な直流オフセットを与える。電流源69によ
って、入力信号電圧ｖ（ｔ）のコモン・モード電圧が遅
延発生器60の動作に影響を及ぼすこと無く変化すること
が可能となる。更に、トランジスタ63、64の出力インピ
ーダンスは事実上、直列に接続されており、この結果、
それらの出力インピーダンスが各々、必ず遅延線20の特
性インピーダンスZOのほぼ二分の一に低く調整されるこ
とが注目される。
もし遅延線20が短絡スタブ21で短絡されるのではなく遅
延線20が開回路になっていれば、遅延発生器60は、遅延
線20が所望の遅延τを与える寸法に作られているとき、
この所望の遅延τを与えるであろうが、しかし出力信号
電圧vout（ｔ）は短絡した遅延線20を用いるときに与え
られる出力信号電圧とは反対の極性を持つことになろ
う。
延線20が開回路になっていれば、遅延発生器60は、遅延
線20が所望の遅延τを与える寸法に作られているとき、
この所望の遅延τを与えるであろうが、しかし出力信号
電圧vout（ｔ）は短絡した遅延線20を用いるときに与え
られる出力信号電圧とは反対の極性を持つことになろ
う。
上記では遅延発生器（第２図の15、または第７図の60）
の動作を短絡回路若しくは開放回路とした遅延線20を用
いて説明したが、他の終端方法も可能である。遅延線20
の端部をその特性インピーダンスZOとは相違するインピ
ーダンスで終端することによって、遅延線20での必要な
信号反射が得られるであろうことが目的される。遅延線
20からの反射信号を最大にするには、短絡回路若しくは
開放回路とした遅延線20を使用することが望ましい。
の動作を短絡回路若しくは開放回路とした遅延線20を用
いて説明したが、他の終端方法も可能である。遅延線20
の端部をその特性インピーダンスZOとは相違するインピ
ーダンスで終端することによって、遅延線20での必要な
信号反射が得られるであろうことが目的される。遅延線
20からの反射信号を最大にするには、短絡回路若しくは
開放回路とした遅延線20を使用することが望ましい。
本発明の好ましい実施例を説明したが、本発明の概念に
含まれる他の実施例を用いることが可能であることは、
当業者にとって明白である。従って、本発明は開示され
た実施例に限定されるべきではなく、むしろ請求項の範
囲と精神によってのみ限定されるべきものである。
含まれる他の実施例を用いることが可能であることは、
当業者にとって明白である。従って、本発明は開示され
た実施例に限定されるべきではなく、むしろ請求項の範
囲と精神によってのみ限定されるべきものである。
第１図は本発明の高速光データ・リンクの一例の受信部
を示すブロック図、 第２図は第１図で用いられている遅延発生器の一例を示
す概念図、 第３図及び第４図は本発明の理解を容易にするための第
２図に示される回路の等価回路図、 第５図は短絡回路で終端された遅延発生器の一例におけ
る信号（実寸ではない）を示すグラフ、 第６図は開放回路で終端された遅延発生器の一例におけ
る信号（実寸ではない）を示すグラフ、 第７図は第２図に示される回路と同様な回路で差動動作
形態を有する遅延発生器の一例を示す概略図である。
を示すブロック図、 第２図は第１図で用いられている遅延発生器の一例を示
す概念図、 第３図及び第４図は本発明の理解を容易にするための第
２図に示される回路の等価回路図、 第５図は短絡回路で終端された遅延発生器の一例におけ
る信号（実寸ではない）を示すグラフ、 第６図は開放回路で終端された遅延発生器の一例におけ
る信号（実寸ではない）を示すグラフ、 第７図は第２図に示される回路と同様な回路で差動動作
形態を有する遅延発生器の一例を示す概略図である。
Claims (17)
- 【請求項１】特性インピーダンスZOとこの特性インピー
ダンスZOと異なるインピーダンスで終端する第１端部
と、往復遅延時間τを有する遅延線と、 入力信号に応答し、前記遅延線の第２端部に接続され、
前記遅延線に入力信号の電圧と実質的に等しい瞬時電圧
を印加する印加手段と、 前記入力信号に応答し、前記遅延線の第２端部に接続さ
れ、前記入力信号の電圧と前記遅延線の端子間電圧との
間の差電圧を発生する差電圧発生手段と、 を有し、 前記印加手段の出力インピーダンスは、前記差電圧発生
手段の入力インピーダンスに接続されて、前記遅延線の
前記特性インピーダンスと実質的に等しく、且つ前記差
電圧発生手段の出力は前記遅延線の往復遅延時間τによ
って遅延された信号であることを特徴とする遅延発生
器。 - 【請求項２】前記遅延手段が、 前記入力信号に応答し、前記遅延線の入力端に接続され
た前記特性インピーダンスと実質的に等しい直列インピ
ーダンスを有する電圧源と、 前記入力信号に応答し、前記遅延線の入力端に接続され
た電流源と を有し、 前記電圧源からの電圧が前記電流源からの電流と結合さ
れて、前記入力信号の電圧とほぼ等しい前記遅延線の入
力端間の瞬時電圧を供給することを特徴とする請求項１
記載の遅延発生器。 - 【請求項３】前記電圧源及び前記差電圧発生手段が、 一個の入力端と第一及び第二の出力端とを持ち、前記第
一及び第二の出力端間の導通性が主に前記入力端と第一
出力端との間の差電圧によって定まり、前記入力端が前
記入力信号に応答し、前記第一出力端が前記遅延線の入
力端に接続された第一トランジスタと、 該トランジスタの前記第二出力端に接続された負荷抵抗
と、 を有し、 前記差電圧発生手段の前記出力が前記負荷抵抗の端子間
電圧であり、且つ前記第一トランジスタの相互コンダク
タンスが前記第一トランジスタの前記第一出力端で与え
られたインピーダンスが前記遅延線の特性インピーダン
スと実質的に等しいように選択されていることを特徴と
する請求項２記載の遅延発生器。 - 【請求項４】前記電流源は、 一個の入力端と二個の出力端とを持ち、前記入力端は前
記入力信号に応答し、前記二個の出力端は前記遅延線と
接続されている第二のトランジスタ を有し、 該第二のトランジスタの相互コンダクタンスは前記第一
トランジスタの相互コンダクタンスと実質的に等しいこ
とを特徴とする請求項３記載の遅延発生器。 - 【請求項５】前記遅延線の終端インピーダンスは、開回
路であることを特徴とする請求項４記載の遅延発生器。 - 【請求項６】前記遅延線の終端インピーダンスは、短絡
していることを特徴とする請求項４記載の遅延発生器。 - 【請求項７】前記第一及び第二トランジスタは、ガリウ
ム・砒素FETであることを特徴とする請求項４記載の遅
延発生器。 - 【請求項８】入力信号に応答し、該入力信号を実質的に
該入力信号のシンボル間隔の二分の一だけ遅延する遅延
発生器と、 入力信号と前記遅延発生器からの遅延された前記入力信
号とに応答し、出力端を有する乗算器と、 前記乗算器の前記出力端に接続され、前記入力信号の前
記シンボル速度と実質的に等しい周波数を持つ前記乗算
器からの信号を出力端に通過させるフィルター手段 を有する光データ・リンク等内で使用されるクロック回
復システムにおいて、 前記遅延発生器が 特性インピーダンスZOと、この特性インピーダンスZOと
異なるインピーダンスで終端する第１端部と、実質的に
前記入力信号の前記シンボル間隔の二分の一に等しい往
復遅延時間とを有する遅延線と、 入力信号に応答し、前記遅延線の第２端部に接続され、
前記遅延線に入力信号の電圧と実質的に等しい瞬時電圧
を印加する印加手段と、 前記入力信号に応答し、前記遅延線の第２端部に接続さ
れ、前記入力信号の電圧と前記遅延線の端子間電圧のと
間の差電圧を発生する差電圧発生手段と、 を有し、 前記印加手段の出力インピーダンスは、前記差電圧発生
手段の入力インピーダンスに接続されて、前記遅延線の
前記特性インピーダンスと実質的に等しく、且つ前記差
電圧発生手段の出力は該遅延発生器の出力であることを
特徴とするクロック回復システム。 - 【請求項９】前記電圧印加手段は、 前記入力信号に応答し、前記遅延線の入力端に接続され
た前記特性インピーダンスと実質的に等しい直列インピ
ーダンスを有する電圧源と、 前記入力信号に応答し、前記遅延線の入力端に接続され
た電流源と を有し、 前記電圧源からの電圧が前記電流源からの電流と結合さ
れて、前記入力信号の電圧と実質的に等しい前記遅延線
の入力端間の瞬時電圧を供給することを特徴とする請求
項８記載のシステム。 - 【請求項１０】前記電圧源及び前記差電圧発生手段が、 一個の入力端と第一及び第二の出力端とを持ち、前記第
一及び第二の出力端間の導通性が主に前記入力端と第一
出力端との間の差電圧によって定まり、前記入力端が前
記入力信号に応答し、前記第一出力端が前記遅延線の入
力端に接続された第一トランジスタと、 該トランジスタの前記第二出力端に接続された負荷抵抗
と、 を有し、 前記差電圧発生手段の前記出力が前記負荷抵抗の端子間
電圧であり、且つ前記第一トランジスタの相互コンダク
タンスが前記第一トランジスタの前記第一出力端で与え
られたインピーダンスが前記遅延線の特性インピーダン
スと実質的に等しいように選択されていることを特徴と
する請求項９記載のシステム。 - 【請求項１１】前記電流源は、 一個の入力端と二個の出力端とを持ち、前記入力端は前
記入力信号に応答し、前記二個の出力端は前記遅延線と
接続されている第二のトランジスタ を有し、 該第二のトランジスタの相互コンダクタンスは前記第一
トランジスタの相互コンダクタンスと実質的に等しいこ
とを特徴とする請求項10記載のシステム。 - 【請求項１２】前記遅延線の終端インピーダンスは、開
回路であることを特徴とする請求項11記載のシステム。 - 【請求項１３】前記遅延線の終端インピーダンスは、短
絡していることを特徴とする請求項11記載のシステム。 - 【請求項１４】前記第一及び第二トランジスタは、ガリ
ウム・砒素FETであることを特徴とする請求項11記載の
システム。 - 【請求項１５】所定の長さを有し、端部がその特性イン
ピーダンスと異なるインピーダンスで終端された遅延線
の入力端子間に、入力信号と実質的に等しい信号を印加
するステップと、 前記遅延線の端子間信号を前記入力信号から減算し、前
記入力信号を遅延した形の信号を生じるステップ とを有し、 遅延量が前記遅延線の往復遅延時間によって定められ、
前記遅延線は該遅延線の入力端において該遅延線の特性
インピーダンスと実質的に等しいインピーダンスで終端
されることを特徴とする、入力信号の遅延方法。 - 【請求項１６】前記遅延線の端部終端インピーダンス
は、短絡していることを特徴とする請求項15記載の方
法。 - 【請求項１７】前記遅延線の端部終端インピーダンス
は、開回路であることを特徴とする請求項15記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US419427 | 1989-10-10 | ||
| US07/419,427 US5014286A (en) | 1989-10-10 | 1989-10-10 | Delay generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03139914A JPH03139914A (ja) | 1991-06-14 |
| JPH0770976B2 true JPH0770976B2 (ja) | 1995-07-31 |
Family
ID=23662221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2270672A Expired - Lifetime JPH0770976B2 (ja) | 1989-10-10 | 1990-10-11 | 遅延発生器とその方法、クロック回復システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5014286A (ja) |
| EP (1) | EP0422825B1 (ja) |
| JP (1) | JPH0770976B2 (ja) |
| DE (1) | DE69030990T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5524109A (en) * | 1991-06-20 | 1996-06-04 | Bay Networks, Incorporated | Token ring concentrator having retiming function |
| JP2889113B2 (ja) * | 1994-04-26 | 1999-05-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム |
| JP3709770B2 (ja) * | 2000-07-27 | 2005-10-26 | 株式会社村田製作所 | 半導体スイッチ回路および半導体装置 |
| DE10328749B4 (de) * | 2003-06-25 | 2005-04-07 | Zentrum Mikroelektronik Dresden Ag | Verfahren und Anordnung zur Formierung von Empfangsimpulsen in einem Infrarot-Empfänger |
| JP4387917B2 (ja) * | 2004-10-06 | 2009-12-24 | 矢崎総業株式会社 | 車両用通信装置 |
| US9020914B2 (en) * | 2008-06-13 | 2015-04-28 | Sony Corporation | Automatic song selection |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2442614A (en) * | 1945-06-11 | 1948-06-01 | Rca Corp | Electrostatic microwave measuring system |
| GB806792A (en) * | 1956-08-31 | 1958-12-31 | Marconi Wireless Telegraph Co | Improvements in or relating to signal delay circuit arrangements |
| US2912583A (en) * | 1957-02-11 | 1959-11-10 | Jr Bernard H Geyer | Regeneration delay line storage system |
| US3764830A (en) * | 1972-06-27 | 1973-10-09 | Us Air Force | Stripline video pulse generator |
| JPS51130156A (en) * | 1975-05-06 | 1976-11-12 | Nec Corp | Frequency multiplier |
| US3997843A (en) * | 1975-06-20 | 1976-12-14 | Calspan Corporation | Monocycle pulse generator |
| US4247817A (en) * | 1978-05-15 | 1981-01-27 | Teradyne, Inc. | Transmitting electrical signals with a transmission time independent of distance between transmitter and receiver |
| US4257125A (en) * | 1979-05-01 | 1981-03-17 | The Singer Company | Receiver for unipolar Manchester fiber optics signals |
| US4355423A (en) * | 1979-12-20 | 1982-10-19 | The Singer Company | Translator system for converting unipolar fiber optic signals to bipolar signals utilizing Manchester coding |
| US4257126A (en) * | 1980-01-28 | 1981-03-17 | The Singer Company | Logarithmic receiver for fiber optic signals |
| US4354168A (en) * | 1980-09-04 | 1982-10-12 | Itek Corporation | Delay line canceler |
| GB2107147B (en) * | 1981-09-03 | 1985-07-10 | Standard Telephones Cables Ltd | Optical requency modulation system |
| JPS5854725A (ja) * | 1981-09-29 | 1983-03-31 | Fujitsu Ltd | 遅延回路 |
| JPS5870665A (ja) * | 1981-10-23 | 1983-04-27 | Hitachi Ltd | 周波数逓倍回路 |
| JPS59187225U (ja) * | 1983-05-27 | 1984-12-12 | 富士通株式会社 | デイレイ調整回路 |
| US4813057A (en) * | 1984-12-03 | 1989-03-14 | Charles A. Phillips | Time domain radio transmission system |
| DE3608930A1 (de) * | 1986-03-18 | 1987-09-24 | Standard Elektrik Lorenz Ag | Verfahren zur regelung der optischen leistung eines lasers und schaltung zur ausuebung des verfahrens |
| US4805197A (en) * | 1986-12-18 | 1989-02-14 | Lecroy Corporation | Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal |
-
1989
- 1989-10-10 US US07/419,427 patent/US5014286A/en not_active Expired - Lifetime
-
1990
- 1990-10-03 DE DE69030990T patent/DE69030990T2/de not_active Expired - Lifetime
- 1990-10-03 EP EP90310820A patent/EP0422825B1/en not_active Expired - Lifetime
- 1990-10-11 JP JP2270672A patent/JPH0770976B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0422825B1 (en) | 1997-07-02 |
| DE69030990D1 (de) | 1997-08-07 |
| EP0422825A3 (en) | 1991-09-11 |
| EP0422825A2 (en) | 1991-04-17 |
| DE69030990T2 (de) | 1998-02-05 |
| JPH03139914A (ja) | 1991-06-14 |
| US5014286A (en) | 1991-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003529B1 (ko) | 시간영역 무선송신시스템 | |
| US5052020A (en) | Method of and apparatus for controlling modulation of digital signals in frequency-modulated transmissions | |
| US3992581A (en) | Phase locked loop NRZ data repeater | |
| US4545060A (en) | Decision feedback adaptive equalizer acting on zero states following a non-zero state | |
| CA2266790A1 (en) | Method and apparatus for performing data pulse detection | |
| US4125812A (en) | Apparatus for baseline restoration in an AC-coupled signal | |
| JP3346442B2 (ja) | タイミング抽出回路 | |
| JPH0770976B2 (ja) | 遅延発生器とその方法、クロック回復システム | |
| Cattermole | Efficiency and reciprocity in pulse-amplitude modulation. Part 1: Principles | |
| NZ238300A (en) | Timing recovery in digital data communications | |
| NL8201449A (nl) | Ruisdetector- en signaalontvangstelsel voor een in frequentie gemoduleerde ontvanger. | |
| JPS6326107A (ja) | 利得要素を持つトランジスタ回路 | |
| JP3157223B2 (ja) | ディジタルパルス信号を適応的にリタイミングし再生するための方法と装置 | |
| US4715049A (en) | Clock recovery and retiming scheme with saw filter phase trimming to achieve desired system phase adjustment | |
| JPH0216066B2 (ja) | ||
| EP1145426B1 (en) | Data pulse receiver | |
| US5088106A (en) | Phase shift circuit and repeater using the same | |
| US5706118A (en) | Optical transmission method and optical transmission apparatus | |
| US3480869A (en) | Timing recovery circuit for use in frequency-modulated,differentially coherent phase modulation (fm-dpm) communication system | |
| JPH0223061B2 (ja) | ||
| US4195237A (en) | Unipolar to bipolar converter | |
| JPS632444A (ja) | フェ−ズコヒレント復調器 | |
| JPH11215112A (ja) | Ｐｌｌ回路 | |
| US4207528A (en) | Timing-phase control system for duobinary transmission | |
| US7408994B1 (en) | AC coupling system for wide band digital data with dynamic AC load |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 16 |