JPH0314153A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH0314153A JPH0314153A JP15088989A JP15088989A JPH0314153A JP H0314153 A JPH0314153 A JP H0314153A JP 15088989 A JP15088989 A JP 15088989A JP 15088989 A JP15088989 A JP 15088989A JP H0314153 A JPH0314153 A JP H0314153A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- data processing
- auxiliary storage
- program
- internal storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リセット、電源投入等による初期設定の際、
データ処理に必要なプログラムを主記憶装置にイニシャ
ルロード（ＩＰＬ）した後、データ処理を開始するデー
タ処理システムに関する。
データ処理に必要なプログラムを主記憶装置にイニシャ
ルロード（ＩＰＬ）した後、データ処理を開始するデー
タ処理システムに関する。
（従来の技術）
第４図及び第５図は従来のデータ処理システムの構成を
示すブロック図であって、図中１はシステムの処理を制
御する中央処理装置（ＣＰ Ｕ）である。図中２はＩＰ
Ｌを行う際のプログラムを格納したＲＯＭであって、Ｒ
ＯＭ３にはＯＳ、応用プログラム等が書き込まれている
。ＣＲＴ５は処理結果等を表示し、キーボード６からは
オペレータの指示等が入力される。ＲＡＭ４は作業用記
憶領域として使用されるメモリ、ＲＡＭ７はＯ８゜応用
プログラム等がロードされる主記憶装置である。ディス
ク装置８はＯ８，応用プログラム等を記憶している補助
記憶装置である。
示すブロック図であって、図中１はシステムの処理を制
御する中央処理装置（ＣＰ Ｕ）である。図中２はＩＰ
Ｌを行う際のプログラムを格納したＲＯＭであって、Ｒ
ＯＭ３にはＯＳ、応用プログラム等が書き込まれている
。ＣＲＴ５は処理結果等を表示し、キーボード６からは
オペレータの指示等が入力される。ＲＡＭ４は作業用記
憶領域として使用されるメモリ、ＲＡＭ７はＯ８゜応用
プログラム等がロードされる主記憶装置である。ディス
ク装置８はＯ８，応用プログラム等を記憶している補助
記憶装置である。
次に、初期プログラムローディング（ｒＰＬ）の動作に
つき説明する。第４図に示すシステムの場合、他の開発
用マシン上で製作されたデハノク済みの応用プログラム
と、必要であればＯ３がＲＯＭ３に書き込まれている。
つき説明する。第４図に示すシステムの場合、他の開発
用マシン上で製作されたデハノク済みの応用プログラム
と、必要であればＯ３がＲＯＭ３に書き込まれている。
システムがリセットされるか又は電源が投入されると、
ＣＰＵＩはＲＯＭ３内のプログラムを順次ロードし、Ｒ
ＡＭ４を作業用領域として使用しながらプログラムを実
行し、実行結果をＣＲＴ５に表示しながら、キボード６
から入力されるオペレータの指示に応じて処理を進める
。
ＣＰＵＩはＲＯＭ３内のプログラムを順次ロードし、Ｒ
ＡＭ４を作業用領域として使用しながらプログラムを実
行し、実行結果をＣＲＴ５に表示しながら、キボード６
から入力されるオペレータの指示に応じて処理を進める
。
第５図に示すシステムの場合、自マシン又は他の開発用
マシンで開発されたデハソグ済みのアプリケーショング
ログラムと、必要であればＯ８を、ＲＯＭ３に代わるデ
ィスクに記憶したディスク装置８を用いている。リセッ
ト又は電源投入により、ＣＰＵＩはＲＯＭ２内のＩＰＩ
−プログラムを実行し、ディスク装置８から必要なプロ
グラムを主記憶であるＲＡＭＴ上ヘロードする。ロード
が完了するとＲＡＭ？上のプログラムへ制御を移し、Ｃ
ＲＴ５に実行結果を表示しながら、キーボード６から入
力されるオペレークの指示に応じて処理を進める。
マシンで開発されたデハソグ済みのアプリケーショング
ログラムと、必要であればＯ８を、ＲＯＭ３に代わるデ
ィスクに記憶したディスク装置８を用いている。リセッ
ト又は電源投入により、ＣＰＵＩはＲＯＭ２内のＩＰＩ
−プログラムを実行し、ディスク装置８から必要なプロ
グラムを主記憶であるＲＡＭＴ上ヘロードする。ロード
が完了するとＲＡＭ？上のプログラムへ制御を移し、Ｃ
ＲＴ５に実行結果を表示しながら、キーボード６から入
力されるオペレークの指示に応じて処理を進める。
ところで、第４図に示す如く、プログラムを青き込んだ
読み出し専用のＲＯＭを用いれば、システムの省コスト
、省スペースを図れる一方、プログラムを変更する場合
は、プログラムが一般的には複数のＲＯＭに分割して書
き込まれているため、プログラムの一部の変更であって
も、変更部分のＲＯＭだけではなく、変更によって、例
えばアｌ−レス、オフセット値等に変化が生しる部分の
ＲＯＭの内容をも消去して変更し、実装し直す必要があ
る上、消去、変更後のデバッグ等に他の開発マシン等を
必要として保守が煩雑であるという問題がある。
読み出し専用のＲＯＭを用いれば、システムの省コスト
、省スペースを図れる一方、プログラムを変更する場合
は、プログラムが一般的には複数のＲＯＭに分割して書
き込まれているため、プログラムの一部の変更であって
も、変更部分のＲＯＭだけではなく、変更によって、例
えばアｌ−レス、オフセット値等に変化が生しる部分の
ＲＯＭの内容をも消去して変更し、実装し直す必要があ
る上、消去、変更後のデバッグ等に他の開発マシン等を
必要として保守が煩雑であるという問題がある。
また、第５図のようなシステムでは、ディスクを用いて
いるためプログラムの変更が実機上で行え、プログラム
の保守は容易であるが、記憶媒体としてのディスクが振
動に弱いため、例えば車船舶等の振動の多い環境におい
てシステムを使用するのが困難であるという問題がある
。
いるためプログラムの変更が実機上で行え、プログラム
の保守は容易であるが、記憶媒体としてのディスクが振
動に弱いため、例えば車船舶等の振動の多い環境におい
てシステムを使用するのが困難であるという問題がある
。
本発明はこのような問題を解決するためになされたもの
であって、電源の切断後にも記憶内容を保持する内部記
憶装置に補助記憶装置から必要なプログラムを予めコピ
ーしておき、初期設定する際、補助記憶装置を切り離し
てこの内部記憶装置からプログラムをロードし得る構成
とすることにより、Ｏ８のＲＯＭ化が不要であって、振
動に弱い記憶媒体を用いた補助記憶装置に依存すること
なくＴＰＬが可能となるデータ処理システムの提供を目
的とする。
であって、電源の切断後にも記憶内容を保持する内部記
憶装置に補助記憶装置から必要なプログラムを予めコピ
ーしておき、初期設定する際、補助記憶装置を切り離し
てこの内部記憶装置からプログラムをロードし得る構成
とすることにより、Ｏ８のＲＯＭ化が不要であって、振
動に弱い記憶媒体を用いた補助記憶装置に依存すること
なくＴＰＬが可能となるデータ処理システムの提供を目
的とする。
本発明のデータ処理システムは、データ処理に必要なプ
ログラムを記憶している補助記憶装置と、バソテリバソ
クアソプされたＲＡＭ等の如く、電源を切断した後もそ
の記憶内容を保持する内部記憶装置と、補助記憶装置か
ら該内部記憶装置ヘデク処理に必要なプログラムをコピ
ーする手段と、初期設定する際、データ処理に必要なプ
ログラムを、補助記憶装置又は補助記憶装置からプログ
ラムをコピーした内部記憶装置のいずれから主記憶装置
ヘロードするかを選択する手段とを備えたことを特徴と
する。
ログラムを記憶している補助記憶装置と、バソテリバソ
クアソプされたＲＡＭ等の如く、電源を切断した後もそ
の記憶内容を保持する内部記憶装置と、補助記憶装置か
ら該内部記憶装置ヘデク処理に必要なプログラムをコピ
ーする手段と、初期設定する際、データ処理に必要なプ
ログラムを、補助記憶装置又は補助記憶装置からプログ
ラムをコピーした内部記憶装置のいずれから主記憶装置
ヘロードするかを選択する手段とを備えたことを特徴と
する。
本発明のデータ処理システムは、リセットされるか又は
電源が投入されて初期設定する際、補助記憶装置がシス
テムに接続されているか否かをＣＰＵが判定し、補助記
憶装置がシステムに接続されている場合は補助記憶装置
からＯ８，アプリケーションプログラム等を主記憶装置
ヘロードする。
電源が投入されて初期設定する際、補助記憶装置がシス
テムに接続されているか否かをＣＰＵが判定し、補助記
憶装置がシステムに接続されている場合は補助記憶装置
からＯ８，アプリケーションプログラム等を主記憶装置
ヘロードする。
また、補助記憶装置から内部記憶装置へＯＳ、アプリケ
ーションプログラム等をコピーしておき、補助記憶装置
がシステムに接続されていない場合は、コピーしである
Ｏ３．アプリケーショングログラムを内部記憶装置から
主記憶装置へロードする。
ーションプログラム等をコピーしておき、補助記憶装置
がシステムに接続されていない場合は、コピーしである
Ｏ３．アプリケーショングログラムを内部記憶装置から
主記憶装置へロードする。
以下、本発明をその実施例を示す図面に基づき詳述する
。
。
第１図及び第２図は本発明に係るデータ処理システムの
構成を示すブロック図である。図中１はＣＰＵ、図中２
はＩＰＬを行う際のプログラムを格納したＲＯＭである
。ＣＲＴ５は処理結果等を表示し、キーボード６からは
オペレータの指示等が入力される。ＲＡＭ７はＯ８，応
用プログラム等がロードされる上記↑、ａ装置であって
、ディスク装置８はＯ３，応用プログラム等を記憶して
いる補助記憶装置である。
構成を示すブロック図である。図中１はＣＰＵ、図中２
はＩＰＬを行う際のプログラムを格納したＲＯＭである
。ＣＲＴ５は処理結果等を表示し、キーボード６からは
オペレータの指示等が入力される。ＲＡＭ７はＯ８，応
用プログラム等がロードされる上記↑、ａ装置であって
、ディスク装置８はＯ３，応用プログラム等を記憶して
いる補助記憶装置である。
また、図中１０はバッテリ電源によりバックアップされ
、システムの電源切断後もその記憶内容を保持し得る前
記内部記憶装置たるＲＡＭであって、ＣＭＯ３ＲＡＭ等
のメモリ素子からなる。図中９は、ディスク装置８をシ
ステムから切り離すスイッチである。スイッチ１１は、
そのオンによりＣＰＵ１に対して、ディスク装置８から
パンテリバックアンプされたＲＡＭｌ０へＯ８，アプリ
ケーションプログラム等の必要なプログラムをコピーす
る指示を与える。
、システムの電源切断後もその記憶内容を保持し得る前
記内部記憶装置たるＲＡＭであって、ＣＭＯ３ＲＡＭ等
のメモリ素子からなる。図中９は、ディスク装置８をシ
ステムから切り離すスイッチである。スイッチ１１は、
そのオンによりＣＰＵ１に対して、ディスク装置８から
パンテリバックアンプされたＲＡＭｌ０へＯ８，アプリ
ケーションプログラム等の必要なプログラムをコピーす
る指示を与える。
以上のような構成のデータ処理システムにおけるｒＰＬ
の動作につき、第３図に示すフローチャー）・に基づい
て説明する。リセットされるか又は電源が投入されると
、ＣＰＵＩはスイッチ９がオンかオフかを判定しく１）
、スイッチ９がオン、即ちディスク装置８がシステムに
接続されている場合は、ＲＯＭ２のプログラムに従い、
従来と同様にディスク装置８から主記憶装置であるＲＡ
Ｍ７へＯ８２アプリケーシヨンプログラムをロードする
（２）。次にスイッチ１１がオンかオフかを判定しく３
）、スイッチ１１がオフの場合はＲＡＭ７にロードした
Ｏ８に制御を移し、本来のデータ処理を開始する。
の動作につき、第３図に示すフローチャー）・に基づい
て説明する。リセットされるか又は電源が投入されると
、ＣＰＵＩはスイッチ９がオンかオフかを判定しく１）
、スイッチ９がオン、即ちディスク装置８がシステムに
接続されている場合は、ＲＯＭ２のプログラムに従い、
従来と同様にディスク装置８から主記憶装置であるＲＡ
Ｍ７へＯ８２アプリケーシヨンプログラムをロードする
（２）。次にスイッチ１１がオンかオフかを判定しく３
）、スイッチ１１がオフの場合はＲＡＭ７にロードした
Ｏ８に制御を移し、本来のデータ処理を開始する。
次に、スイッチ９がオンであって、スイッチ１１もオン
である場合、ｃｐｕｉにプログラムコピの指示が与えら
れ、ＣＰＵＩは、ディスク装置８からバッテリバンクア
ンプされたＲＡＭｌ０へ、Ｏ８及びアプリケーションプ
ログラム等の各種ソフトウェアをコピーする（４）。
である場合、ｃｐｕｉにプログラムコピの指示が与えら
れ、ＣＰＵＩは、ディスク装置８からバッテリバンクア
ンプされたＲＡＭｌ０へ、Ｏ８及びアプリケーションプ
ログラム等の各種ソフトウェアをコピーする（４）。
一旦、ＲＡＭｌ０にＯＳ、アプリケーションプログラム
がコピーされると、ＲＡ ＭＩＯはバッテリ電源によっ
てバンクアンプされているので、システムの電源が切断
された後もその記憶内容は保持される。従って、以上の
ようにシステムをセットアツプしておけば、例えば船舶
上のような振動の多い環境でシステムを使用する際、ス
イッチ９をオフして振動に弱いディスク装置８を切り離
せば、リセット又は電源投入により初期設定する際、Ｃ
ｐｕｉはＲＯＭ２のプログラムに従ってＲＡＭｌ０から
ＲＡＭ７へＯ８，アプリケーションプログラムをロード
する。このプログラム入出力は、Ｏ８内のＲＡＭディス
クドライバにより制御され、ディスクレスシステムが実
現する。
がコピーされると、ＲＡ ＭＩＯはバッテリ電源によっ
てバンクアンプされているので、システムの電源が切断
された後もその記憶内容は保持される。従って、以上の
ようにシステムをセットアツプしておけば、例えば船舶
上のような振動の多い環境でシステムを使用する際、ス
イッチ９をオフして振動に弱いディスク装置８を切り離
せば、リセット又は電源投入により初期設定する際、Ｃ
ｐｕｉはＲＯＭ２のプログラムに従ってＲＡＭｌ０から
ＲＡＭ７へＯ８，アプリケーションプログラムをロード
する。このプログラム入出力は、Ｏ８内のＲＡＭディス
クドライバにより制御され、ディスクレスシステムが実
現する。
なお、本実施例ではディスク装置８からバッテリハック
アンプされたＲＡＭｌ０へのプログラムコピーの指示を
、機械的なスイッチ１１のオンによってＣＰＵＩに与え
る構成としたが、これに限らず、キーボード６から指令
を与える構成としても同様の効果が得られ□る。
アンプされたＲＡＭｌ０へのプログラムコピーの指示を
、機械的なスイッチ１１のオンによってＣＰＵＩに与え
る構成としたが、これに限らず、キーボード６から指令
を与える構成としても同様の効果が得られ□る。
（発明の効果〕
本発明のデータ処理システムは、プログラムの保守が容
易なディスク装置等を補助記憶装置として用いる一方、
電源を切断した後もその記憶内容を保持する、バッテリ
バンクアンプされたＲＡＭ等を内部記憶装置として備え
、補助記憶装置からこの内部記憶装置へＯ８，アプリケ
ーションプログラム等のデータ処理に必要なプログラム
をコピーしておくことにより、振動の多い環境等におい
ても、振動に弱いディスクに依存することなく■Ｐ Ｌ
が可能になるという優れた効果を奏する。
易なディスク装置等を補助記憶装置として用いる一方、
電源を切断した後もその記憶内容を保持する、バッテリ
バンクアンプされたＲＡＭ等を内部記憶装置として備え
、補助記憶装置からこの内部記憶装置へＯ８，アプリケ
ーションプログラム等のデータ処理に必要なプログラム
をコピーしておくことにより、振動の多い環境等におい
ても、振動に弱いディスクに依存することなく■Ｐ Ｌ
が可能になるという優れた効果を奏する。
第１図及び第２図は本発明に係るデータ処理システムの
構成を示すブロック図、第３図は本発明に係るＩＰＬの
手順を示すフローチャート、第４図及び第５図は従来の
データ処理システムの構成を示すブロック図である。 １・・・ＣＰＵ ２・・・Ｒ，ＯＭ ６・・・キー
ボード７・・・ＲＡＭ ８・・・ディスク装置 ９・
・・スイッチ１０・・・ＲＡＭ １１・・・スイッチ
なお、図中、同一符号は同一、又は相当部分を示す。
構成を示すブロック図、第３図は本発明に係るＩＰＬの
手順を示すフローチャート、第４図及び第５図は従来の
データ処理システムの構成を示すブロック図である。 １・・・ＣＰＵ ２・・・Ｒ，ＯＭ ６・・・キー
ボード７・・・ＲＡＭ ８・・・ディスク装置 ９・
・・スイッチ１０・・・ＲＡＭ １１・・・スイッチ
なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）初期設定する際、データ処理に必要なプログラム
を主記憶装置へロードした後、データ処理を開始するシ
ステムにおいて、 データ処理に必要なプログラムを記憶している補助記憶
装置と、 電源切断後も、自身の記憶内容を保持する内部記憶装置
と、 補助記憶装置から該内部記憶装置へデータ処理に必要な
プログラムをコピーする手段と、初期設定する際、デー
タ処理に必要なプログラムを、補助記憶装置又は内部記
憶装置のいずれから主記憶装置へロードするかを選択す
る手段と を備えたことを特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15088989A JPH0314153A (ja) | 1989-06-13 | 1989-06-13 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15088989A JPH0314153A (ja) | 1989-06-13 | 1989-06-13 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314153A true JPH0314153A (ja) | 1991-01-22 |
Family
ID=15506600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15088989A Pending JPH0314153A (ja) | 1989-06-13 | 1989-06-13 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314153A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980255A (en) * | 1988-04-01 | 1990-12-25 | Fuji Electric Co., Ltd. | Electrophotographic photoreceptor composition |
| JPH11184703A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 情報処理装置及びそのブート方法 |
| JP2008165588A (ja) * | 2006-12-28 | 2008-07-17 | Sony Corp | 情報処理装置、情報処理方法、およびプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464054A (en) * | 1987-09-04 | 1989-03-09 | Nec Corp | Terminal equipment |
-
1989
- 1989-06-13 JP JP15088989A patent/JPH0314153A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464054A (en) * | 1987-09-04 | 1989-03-09 | Nec Corp | Terminal equipment |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980255A (en) * | 1988-04-01 | 1990-12-25 | Fuji Electric Co., Ltd. | Electrophotographic photoreceptor composition |
| JPH11184703A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 情報処理装置及びそのブート方法 |
| US6226740B1 (en) | 1997-12-19 | 2001-05-01 | Nec Corporation | Information processing apparatus and method that uses first and second power supplies for reducing booting time |
| JP2008165588A (ja) * | 2006-12-28 | 2008-07-17 | Sony Corp | 情報処理装置、情報処理方法、およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327653B1 (en) | Technique for easily changing operating systems of a digital computer system using at least two pushbuttons | |
| JP2772103B2 (ja) | 計算機システム立上げ方式 | |
| JP3037826B2 (ja) | モード切り替え方法及び装置 | |
| JP3799130B2 (ja) | ネットワーク使用中の節電機能を有するコンピュータの節電モード切換方法 | |
| US6434696B1 (en) | Method for quickly booting a computer system | |
| JP3106401B2 (ja) | 情報処理システム | |
| JP3102455B2 (ja) | 情報処理システム | |
| JPH0314153A (ja) | データ処理システム | |
| JP2001014050A (ja) | 情報処理装置及び記憶媒体 | |
| JP3483906B2 (ja) | 情報処理装置および情報処理装置システムならびにそのレジューム方法 | |
| JP2004086617A (ja) | バックアップ装置 | |
| JPH11288366A (ja) | 情報処理方法及び装置並びに記憶媒体 | |
| JP2871433B2 (ja) | パッチ方式 | |
| JP2923111B2 (ja) | データ処理方法及びその装置 | |
| JPH11102238A (ja) | コンピュータシステムおよびそのシステムにおけるサスペンド制御方法 | |
| JPH06208525A (ja) | 処理装置の動作モード切替え方法 | |
| JPH0728544A (ja) | コンピュータシステム | |
| JPH0587856B2 (ja) | ||
| JPH09114557A (ja) | 情報処理装置と該情報処理装置のパワーマネジメント機能呼び出し方法 | |
| JPH06149403A (ja) | 情報処理装置 | |
| JPH08272653A (ja) | フリーズ処理システム | |
| JPH05224894A (ja) | オペレーティングシステムの切替え方式 | |
| JPH01251118A (ja) | コンピューターシステム | |
| JPH0589049A (ja) | コマンド実行装置 | |
| JPH10149232A (ja) | 電源断時におけるシステム処理要求方式 |