JPH03142820A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03142820A JPH03142820A JP1280389A JP28038989A JPH03142820A JP H03142820 A JPH03142820 A JP H03142820A JP 1280389 A JP1280389 A JP 1280389A JP 28038989 A JP28038989 A JP 28038989A JP H03142820 A JPH03142820 A JP H03142820A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- insulating film
- film
- wafer
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に、半導体
ウェハのアライメントマークを保護する技術に関するも
のである。
ウェハのアライメントマークを保護する技術に関するも
のである。
半導体装置の製造プロセスに用いられるリソグラフィー
技術においては、フォトマスクを使用してウェハのパタ
ーニングが行なわれる。このフォトマスクはウェハ上の
層形成、エツチング、拡散等の各種工程に使用されるが
、各工程に使用されるフォトマスクをウェハ上の正確な
位置に重ね合わせるため、その位置合わせのマークとし
てアライメントマークが必要となる０例えば第３図（ａ
）に示すように、このアライメントマーク４は、ウェハ
１上のスクライブ領域（ライン）内に選択酸化法により
厚い酸化層として形成される。この場合マスクアライナ
−を用いて、ウェハ表面−にレーザ光を走査させアライ
メントマークの表面か′らの反射光を検出したり、ビデ
オ信号を処理することにより、アライメントマークの位
置を決定し、フォトマスクの自動位置合わせ（オートア
ライメント）を行なう。
技術においては、フォトマスクを使用してウェハのパタ
ーニングが行なわれる。このフォトマスクはウェハ上の
層形成、エツチング、拡散等の各種工程に使用されるが
、各工程に使用されるフォトマスクをウェハ上の正確な
位置に重ね合わせるため、その位置合わせのマークとし
てアライメントマークが必要となる０例えば第３図（ａ
）に示すように、このアライメントマーク４は、ウェハ
１上のスクライブ領域（ライン）内に選択酸化法により
厚い酸化層として形成される。この場合マスクアライナ
−を用いて、ウェハ表面−にレーザ光を走査させアライ
メントマークの表面か′らの反射光を検出したり、ビデ
オ信号を処理することにより、アライメントマークの位
置を決定し、フォトマスクの自動位置合わせ（オートア
ライメント）を行なう。
半導体装置の高集積化と複雑化に伴い、フォトマスクの
使用枚数は１０〜１５枚にも達しており、高精度の構造
形成を必要とする半導体装置の製造にあってはフォトマ
スクの位置合わせ精度の重要性はますます高まっている
。
使用枚数は１０〜１５枚にも達しており、高精度の構造
形成を必要とする半導体装置の製造にあってはフォトマ
スクの位置合わせ精度の重要性はますます高まっている
。
しかしながら、パターンの微細化に伴いリアクティブイ
オンエツチング（ＲＩＢ）等のドライエツチャーを使用
する場合が多くなっており、ドライエツチングを行なう
場合には高エネルギーのイオンをウェハ上に照射するた
め、エツチングを意図しないウェハ上の領域にも表面荒
れが発生する。
オンエツチング（ＲＩＢ）等のドライエツチャーを使用
する場合が多くなっており、ドライエツチングを行なう
場合には高エネルギーのイオンをウェハ上に照射するた
め、エツチングを意図しないウェハ上の領域にも表面荒
れが発生する。
この現象は製造工程の後半の電極形成工程以降は特に顕
著となり、アライメントマークのあるスクライプ領域の
ウェハ表面も付随的にエツチングされ、第３図（ｂ）に
示すように平滑性が損なわれる。このような表面荒れに
よりアライメントマークの位置の検出が困難となり、位
置合わせ精度が低下するか、あるいは全く位置合わせ不
能となる場合もある。
著となり、アライメントマークのあるスクライプ領域の
ウェハ表面も付随的にエツチングされ、第３図（ｂ）に
示すように平滑性が損なわれる。このような表面荒れに
よりアライメントマークの位置の検出が困難となり、位
置合わせ精度が低下するか、あるいは全く位置合わせ不
能となる場合もある。
そこで本発明は上記問題点を解決するものであり、その
課題は素子形成に悪影響を与えない状態において、既存
のプロセスを援用して、アライメントマークを保護し位
置合わせ精度の悪化を防止する半導体装置の製造方法を
提供することにある。
課題は素子形成に悪影響を与えない状態において、既存
のプロセスを援用して、アライメントマークを保護し位
置合わせ精度の悪化を防止する半導体装置の製造方法を
提供することにある。
上記の課題を解決するために、本発明が講じた手段は、
ウェハプロセスの初期フォトリソグラフィー工程により
同時並列的にスクライプ領域内に所定のアライメントマ
ークをも形成し、その後の層間絶縁膜の形成工程により
同時並列的に該スクライブ領域上にもその絶縁膜を被覆
してから、その絶縁膜の所要パターニング工程において
該アライメントマーク上にその絶縁膜を透明保護膜とし
て残し、該スクライプ領域のその余の絶縁膜を除去する
ものである。
ウェハプロセスの初期フォトリソグラフィー工程により
同時並列的にスクライプ領域内に所定のアライメントマ
ークをも形成し、その後の層間絶縁膜の形成工程により
同時並列的に該スクライブ領域上にもその絶縁膜を被覆
してから、その絶縁膜の所要パターニング工程において
該アライメントマーク上にその絶縁膜を透明保護膜とし
て残し、該スクライプ領域のその余の絶縁膜を除去する
ものである。
前記アライメントマークとしては局所酸化層であり、こ
れは選択酸化法で形成され、また前記層間絶縁膜として
はＰＳＧ膜であり、これはＣＶＤ法により形成される。
れは選択酸化法で形成され、また前記層間絶縁膜として
はＰＳＧ膜であり、これはＣＶＤ法により形成される。
また一方、前記アライメントマークは凹所であり、これ
はエツチングにより形成され、また前記層間ｔＩＩＡ縁
膜はシリコン酸化膜であり、これはＣＶＤ法により形成
される。
はエツチングにより形成され、また前記層間ｔＩＩＡ縁
膜はシリコン酸化膜であり、これはＣＶＤ法により形成
される。
上記の手段によれば、以下の作用が発揮される。
まず、アライメントマーク及び透明保護膜の形成は、既
存のウェハプロセスを援用して同時並列的に行われるた
め、別途新たな工程を導入する必要がない。
存のウェハプロセスを援用して同時並列的に行われるた
め、別途新たな工程を導入する必要がない。
また、アライメントマーク上に透明保護膜が形成される
から、この保護膜形成後においては、ドライエツチング
を原因とする表面荒れが保護膜表面にとどまり、アライ
メントマークの表面は荒れずに平滑性が維持される。し
たがってこの平滑なアライメントマーク表面から擾乱の
ない反射光が得られるので、アライメントマークの位置
を精度良く検出することができる。
から、この保護膜形成後においては、ドライエツチング
を原因とする表面荒れが保護膜表面にとどまり、アライ
メントマークの表面は荒れずに平滑性が維持される。し
たがってこの平滑なアライメントマーク表面から擾乱の
ない反射光が得られるので、アライメントマークの位置
を精度良く検出することができる。
さらに、透明保護膜によってアライメントマークが保護
されるのはウェハプロセスの層間絶縁膜形成工程以後に
限られるが、通常、ドライエツチャーによる表面荒れは
ウェハプロセスの層間絶縁膜形成工程後の電極形成以降
で顕著となるため、電極形成前にアライメントマークを
保護膜で被覆すれば十分であり、その後はアライメント
マーク表面の平滑性が維持される。。
されるのはウェハプロセスの層間絶縁膜形成工程以後に
限られるが、通常、ドライエツチャーによる表面荒れは
ウェハプロセスの層間絶縁膜形成工程後の電極形成以降
で顕著となるため、電極形成前にアライメントマークを
保護膜で被覆すれば十分であり、その後はアライメント
マーク表面の平滑性が維持される。。
また、透明保護膜はアライメントマーク上に限定されて
いるため、被覆面積が少なく、ウェハと保護膜との熱膨
張率の差を原因とするクラックの発生が少ない、またウ
ェハの素子領域上の層間絶縁膜とは分離されているため
、このクラックが素子領域に広がって素子に損傷を与え
るおそれもない。
いるため、被覆面積が少なく、ウェハと保護膜との熱膨
張率の差を原因とするクラックの発生が少ない、またウ
ェハの素子領域上の層間絶縁膜とは分離されているため
、このクラックが素子領域に広がって素子に損傷を与え
るおそれもない。
次に本発明の実施例を添付図面に基づいて説明する。第
１図にウェハのスクライプ領域の断面図を示す、第１図
（ａ）に示すように、ウェハｌ上に酸化１１ｉ２が形威
されており、ウェハの素子領域形成の工程と並行して、
スクライブ領域上にフォトリソグラフィーによってマス
ク３が形威される。
１図にウェハのスクライプ領域の断面図を示す、第１図
（ａ）に示すように、ウェハｌ上に酸化１１ｉ２が形威
されており、ウェハの素子領域形成の工程と並行して、
スクライブ領域上にフォトリソグラフィーによってマス
ク３が形威される。
ウェハプロセスの酸化工程と同時にスクライプ領域の一
部が選択酸化されるように、マスク３には窓３ａが形威
されている。この選択酸化によって第１図（ｂ）に示す
ように凸状のアライメントマーク４が形威される０次に
、ウェハプロセスが進行して、素子領域の層間絶縁膜と
してＰＳＧ膜５が形成される工程において、第１図（Ｃ
）に示すようにスクライブ領域上にもＰＳＧ膜５が堆積
される。さらに素子領域のＰＳＧ膜５をパターニングす
る工程において、第１図（ｄ）に示すようにアライメン
トマーク４上のＰＳＧ膜５を透明保護膜５ａとして残し
、他のスクライブ領域上のＰＳＧ膜をエツチング除去す
る。このようにして形威されたアライメントマーク部分
の平面図と断面図を第２図（ａ）と（ｂ）に示す。
部が選択酸化されるように、マスク３には窓３ａが形威
されている。この選択酸化によって第１図（ｂ）に示す
ように凸状のアライメントマーク４が形威される０次に
、ウェハプロセスが進行して、素子領域の層間絶縁膜と
してＰＳＧ膜５が形成される工程において、第１図（Ｃ
）に示すようにスクライブ領域上にもＰＳＧ膜５が堆積
される。さらに素子領域のＰＳＧ膜５をパターニングす
る工程において、第１図（ｄ）に示すようにアライメン
トマーク４上のＰＳＧ膜５を透明保護膜５ａとして残し
、他のスクライブ領域上のＰＳＧ膜をエツチング除去す
る。このようにして形威されたアライメントマーク部分
の平面図と断面図を第２図（ａ）と（ｂ）に示す。
上記のようにして形威されたアライメントマーり４及び
その上の透明保護膜５ａの被覆構造により、この後の電
極形成におけるドライエツチングを原因とする表面荒れ
は透明保護膜５ａの表面で起こり、アライメントマーク
４の表面の平滑性は保たれる。したがって、Ｈｅ−Ｎｅ
レーザーのレーザー光によってウェハ表面を走査するこ
とにより、アライメントマーク４表面からの反射光を支
障なく得ることができ、それ故、アライメントマーク４
の位置を正確に検出することができる。
その上の透明保護膜５ａの被覆構造により、この後の電
極形成におけるドライエツチングを原因とする表面荒れ
は透明保護膜５ａの表面で起こり、アライメントマーク
４の表面の平滑性は保たれる。したがって、Ｈｅ−Ｎｅ
レーザーのレーザー光によってウェハ表面を走査するこ
とにより、アライメントマーク４表面からの反射光を支
障なく得ることができ、それ故、アライメントマーク４
の位置を正確に検出することができる。
また、アライメントマーク４及び透明保護膜５ａはウェ
ハの素子領域形成のプロセスと同時並行して形威するこ
とができるので、新たな工程を導入する必要もなく、ス
クライプ領域に対応するフォトマスクの形状を若干修正
するだけでよい。
ハの素子領域形成のプロセスと同時並行して形威するこ
とができるので、新たな工程を導入する必要もなく、ス
クライプ領域に対応するフォトマスクの形状を若干修正
するだけでよい。
さらに、アライメントマーク上の透明保護膜５ａ以外の
スクライブ領域上のＰＳＧ膜はパターニング工程によっ
て除去されてしまうため、被覆面積がアライメントマー
ク４及びその周囲に限定されているから、熱応力による
クシツクの発生する可能性が少ない、また、このクラッ
クがウェハの素子領域に波及するおそれもない。
スクライブ領域上のＰＳＧ膜はパターニング工程によっ
て除去されてしまうため、被覆面積がアライメントマー
ク４及びその周囲に限定されているから、熱応力による
クシツクの発生する可能性が少ない、また、このクラッ
クがウェハの素子領域に波及するおそれもない。
上記の実施例においては、酸化層によりアライメントマ
ーク４を形威したが、ウェハ上を選択的にエツチングし
て溝状の凹所を形成し、この凹所をアライメントマーク
とすることもできる。この場合には、透明保護膜として
酸化シリコン膜をＣＶＤ装置によって形威してもよい。
ーク４を形威したが、ウェハ上を選択的にエツチングし
て溝状の凹所を形成し、この凹所をアライメントマーク
とすることもできる。この場合には、透明保護膜として
酸化シリコン膜をＣＶＤ装置によって形威してもよい。
〔発明の効果〕
本発明に係る半導体装置の製造方法は、ウェハプロセス
と同時並行してアライメントマークを形威し、ウェハプ
ロセスの層間絶縁膜形成と同時並行してスクライブ領域
上にも絶縁膜を形威し、さらにウェハプロセスの層間絶
縁膜のパターニング工程と同時並行して、アライメント
マーク上以外のスクライブ領域上の絶縁膜を除去するこ
とを特徴とする。したがって次の効果を奏する。
と同時並行してアライメントマークを形威し、ウェハプ
ロセスの層間絶縁膜形成と同時並行してスクライブ領域
上にも絶縁膜を形威し、さらにウェハプロセスの層間絶
縁膜のパターニング工程と同時並行して、アライメント
マーク上以外のスクライブ領域上の絶縁膜を除去するこ
とを特徴とする。したがって次の効果を奏する。
■ アライメントマーク上の絶縁膜が保護膜となって、
ウェハプロセスの層間絶縁膜形成工程以後のアライメン
トマーク上の表面荒れを防止することができる。したが
って、゛アライメントマーク表面から反射光を検出して
フォトマスクの位置合わせを正確に行なうことができる
。
ウェハプロセスの層間絶縁膜形成工程以後のアライメン
トマーク上の表面荒れを防止することができる。したが
って、゛アライメントマーク表面から反射光を検出して
フォトマスクの位置合わせを正確に行なうことができる
。
■ 既存のウェハプロセスをそのまま利用し、アライメ
ントマーク形成、保護膜形成が同時並行して行なわれる
ため、新たな工程を必要としない。
ントマーク形成、保護膜形成が同時並行して行なわれる
ため、新たな工程を必要としない。
■ 保！ｌ［膜はアライメントマーク上に限定されてい
るため、被覆面積が少なく、熱膨張率の差によるクラッ
クの発生が少ない、しかもこのクラックがウェハの素子
領域に損傷を与えるおそれもない。
るため、被覆面積が少なく、熱膨張率の差によるクラッ
クの発生が少ない、しかもこのクラックがウェハの素子
領域に損傷を与えるおそれもない。
第１図（ａ）乃至（ｄ）は本発明の一実施例に係る半導
体装置の製造方法を示すウェハのスクライプ領域の断面
図である。 第２図（ａ）は同実施例における透明保護膜で保護され
たアライメントマークを示すスクライプ領域の平面図で
、第２図（ｂ）は第２図（ａ）中のＡ−Ａ’線に沿って
切断した状態を示す切断矢視図である。 第３図（ａ）は従来のアライメントマークを示す断面図
で、第３図（ｂ）は同アライメントマーりの表面荒れを
示す断面図である。 〔符号の説明〕 １・・・ウェハ ２・・・酸化膜 ３・・・マスク ３ａ・・・窓□ ４・・・アライメントマーク ５・・・ＰＳＧ膜 ５ａ・・・透明保護膜 ６・・・スクライプ領域。
体装置の製造方法を示すウェハのスクライプ領域の断面
図である。 第２図（ａ）は同実施例における透明保護膜で保護され
たアライメントマークを示すスクライプ領域の平面図で
、第２図（ｂ）は第２図（ａ）中のＡ−Ａ’線に沿って
切断した状態を示す切断矢視図である。 第３図（ａ）は従来のアライメントマークを示す断面図
で、第３図（ｂ）は同アライメントマーりの表面荒れを
示す断面図である。 〔符号の説明〕 １・・・ウェハ ２・・・酸化膜 ３・・・マスク ３ａ・・・窓□ ４・・・アライメントマーク ５・・・ＰＳＧ膜 ５ａ・・・透明保護膜 ６・・・スクライプ領域。
Claims (3)
- （１）ウェハプロセスの初期フォトリソグラフィ工程に
より同時並列的にスクライブ領域内に所定のアライメン
トマークをも形成し、その後の層間絶縁膜の形成工程に
より同時並列的に該スクライブ領域上にもその絶縁膜を
被覆してから、その絶縁膜の所要パターニング工程にお
いて該アライメントマーク上にその絶縁膜を透明保護膜
として残し、該スクライブ領域のその余の絶縁膜を除去
することを特徴とする半導体装置の製造方法。 - （２）前記アライメントマークは選択酸化法による局所
酸化層で、前記層間絶縁膜はＣＶＤ法によるＰＳＧ膜で
あることを特徴とする請求項第１項に記載の半導体装置
の製造方法。 - （３）前記アライメントマークはエッチングにより形成
された凹所で、前記層間絶縁膜はＣＶＤ法によるシリコ
ン酸化膜であることを特徴とする請求項第１項に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1280389A JPH03142820A (ja) | 1989-10-27 | 1989-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1280389A JPH03142820A (ja) | 1989-10-27 | 1989-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03142820A true JPH03142820A (ja) | 1991-06-18 |
Family
ID=17624345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1280389A Pending JPH03142820A (ja) | 1989-10-27 | 1989-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03142820A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140019632A (ko) * | 2012-08-06 | 2014-02-17 | 삼성전자주식회사 | 포토키를 이용한 반도체 소자의 제조 방법 |
| JP2014239157A (ja) * | 2013-06-07 | 2014-12-18 | オリンパス株式会社 | 半導体装置、固体撮像装置、および撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967632A (ja) * | 1982-10-12 | 1984-04-17 | Oki Electric Ind Co Ltd | ウエハ−アライメントマ−クの保存方法 |
| JPS6425411A (en) * | 1987-07-21 | 1989-01-27 | Mitsubishi Electric Corp | Semiconductor device |
-
1989
- 1989-10-27 JP JP1280389A patent/JPH03142820A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967632A (ja) * | 1982-10-12 | 1984-04-17 | Oki Electric Ind Co Ltd | ウエハ−アライメントマ−クの保存方法 |
| JPS6425411A (en) * | 1987-07-21 | 1989-01-27 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140019632A (ko) * | 2012-08-06 | 2014-02-17 | 삼성전자주식회사 | 포토키를 이용한 반도체 소자의 제조 방법 |
| JP2014239157A (ja) * | 2013-06-07 | 2014-12-18 | オリンパス株式会社 | 半導体装置、固体撮像装置、および撮像装置 |
| US9748178B2 (en) | 2013-06-07 | 2017-08-29 | Olympus Corporation | Semiconductor device, solid-state imaging device, and imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0126621B1 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US4356223A (en) | Semiconductor device having a registration mark for use in an exposure technique for micro-fine working | |
| JPS6245028A (ja) | ウエ−ハに位置合せマ−クを形成する方法 | |
| JP2754609B2 (ja) | 半導体装置の製造方法 | |
| JP4999234B2 (ja) | フォトマスク及びそれを用いた半導体装置の製造方法 | |
| US5858854A (en) | Method for forming high contrast alignment marks | |
| US6342426B1 (en) | Method for protecting stepper alignment marks | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| JP2995749B2 (ja) | 半導体装置 | |
| JP2666393B2 (ja) | 半導体装置 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| JP2666383B2 (ja) | 半導体装置 | |
| JPH07111231A (ja) | 半導体装置およびその製造方法 | |
| KR20040057634A (ko) | 정렬 버니어 형성 방법 | |
| JP2002280295A (ja) | 半導体素子の製造方法および撮像素子の製造方法 | |
| JPS6347329B2 (ja) | ||
| KR970009821B1 (ko) | 반도체소자의 제조방법 | |
| JPS62113424A (ja) | 半導体装置製造用基板 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| KR100299516B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
| KR20010063641A (ko) | 노광 공정용 정렬마크 | |
| JPH0494522A (ja) | アライメイト・マーク構造 | |
| KR20020002653A (ko) | 노광 공정용 정렬 마크 |