JPH07111231A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH07111231A
JPH07111231A JP5256667A JP25666793A JPH07111231A JP H07111231 A JPH07111231 A JP H07111231A JP 5256667 A JP5256667 A JP 5256667A JP 25666793 A JP25666793 A JP 25666793A JP H07111231 A JPH07111231 A JP H07111231A
Authority
JP
Japan
Prior art keywords
alignment mark
wafer
pattern
alignment
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5256667A
Other languages
English (en)
Inventor
Juro Yasui
十郎 安井
Keisuke Koga
啓介 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5256667A priority Critical patent/JPH07111231A/ja
Publication of JPH07111231A publication Critical patent/JPH07111231A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【目的】 Al等アライメント光に対して不透明でかつ
厚さの大きい金属膜が形成されたSiウエハでも高精度
の位置合わせを行う。 【構成】 各要素パターンが、同時に形成する半導体装
置のパターンと同等寸法の複数個のパターンより構成さ
れているアライメントマーク5を形成する。ウエハアラ
イメントマーク5を、半導体装置パターンと同時にエッ
チングすることにより形成しても、半導体装置パターン
と同様の十分に制御された断面形状のパターンを形成す
ることができる。したがって、この上に厚いAl膜等を
形成したときに、ウエハアライメントマーク5のパター
ン端部を均一に覆うため、アライメント時にこのAl膜
の段差により生じる回折光はウエハアライメントマーク
5との位置ずれを生じることがない。そのためSiウエ
ハ1とマスクとを高精度に位置合わせすることができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関するもので、半導体装置の製造工程の中
の特に写真触刻工程で用いるアライメントマークの構造
およびその形成のための方法に係る。
【0002】
【従来の技術】近年、半導体装置、特に大規模集積回路
(LSI)の高密度化、高速化に伴い、素子の微細化が
要求されている。LSIの製造工程においては、写真蝕
刻工程で使われる光の波長が短いほど微細な素子が形成
できるため、露光用の光として遠紫外光や軟X線(以下
単にX線と呼ぶ)等が用いられている。同時に写真触刻
(以下、アライメント露光)工程において、すでにパタ
ーンが形成されている半導体基板とマスクとを精度よく
位置合わせする必要があるが、このとき両者の位置ずれ
検出には通常可視光が用いられる。例えばレーザー光の
回折光を利用して半導体基板とマスクとの位置ずれ検出
を行う光ヘテロダイン検出法は、最も精度の高い方法の
一つとして利用されている。
【0003】以下に、上記光ヘテロダイン検出法を、ウ
エハとマスクを近接して対向させてアライメント露光を
行うプロキシミティ露光に用いる従来例について図3の
断面模式図を参照して説明する。図3において、5はS
iウエハ1上に積層した層間絶縁膜3に形成したウエハ
アライメントマーク、50はSiウエハ1の表面に形成
したウエハアライメントマーク、6はAl膜、7はレジ
スト、8はマスク、9はマスクアライメントマーク、1
0はアライメント用のレーザー光、11,12は反射回
折光である。また、図4は図3の従来例のアライメント
マーク5上に形成したAl膜6の断面模式図を示す。
【0004】アライメント露光においては、半導体基板
であるSiウエハ1とマスク8を近接して対向させる。
両者を位置合わせする際には、ウエハアライメントマー
ク5とマスクアライメントマーク9にレーザー光10を
照射する。これらのアライメントマーク5,9からの反
射回折光11,12を検出し、両反射回折光11,12
の位相の差から両者の位置ずれ量を求める。このとき、
上記アライメントマーク5,9のパターンのピッチが小
さいほど、精度よく位置ずれ量を測定できるが、波長が
633nmのHe−Neレーザーを用いる場合には、4
ミクロンピッチのアライメントマークを用いることによ
って、5nm程度の分解能で位置ずれ検出を行うことが
できる。したがって、ウエハアライメントマーク5およ
びマスクアライメントマーク9の各要素パターンは2ミ
クロンの線幅の直線パターンであり、2ミクロンの間隔
で格子状に配置されている。このうちウエハアライメン
トマーク5,50は、酸化膜(層間絶縁膜3)等をエッ
チングしたりSiウエハ1をエッチングしたりすること
によって形成される。
【0005】つぎに、電極配線を形成するためのアライ
メント露光工程についてさらに詳しく説明する。Al膜
6により電極配線を形成する際には、コンタクト窓を開
口した層間絶縁膜3上にAl膜6を形成し、レジスト7
を塗布した後アライメント露光を実施する。このとき、
Siウエハ1とマスク8との位置ずれを検出するために
上記の光ヘテロダイン検出法を用いる。
【0006】ウエハアライメントマーク5はマスク8に
形成されたパターンを露光、エッチングすることにより
転写する。通常、このウエハアライメントマーク5は、
前記コンタクト窓を開口すると同時に層間絶縁膜3をエ
ッチングすることによって形成する。これは、Al膜6
が可視光に不透明であるため層間絶縁膜3下のアライメ
ントマーク50を直接には検出できず、またコンタクト
窓と電極配線との位置を精度よく合わせるためにも、コ
ンタクト窓と同時に形成するものである。
【0007】しかしながら、このウエハアライメントマ
ーク5は、Siウエハ1に形成するコンタクト窓等の半
導体装置回路パターンの寸法に比べて大きな要素パター
ンより構成されている。例えば、厚さ0.7ミクロンの
絶縁膜をエッチングして、寸法が0.4ミクロンのコン
タクト窓を開口する場合でも、ウエハアライメントマー
ク5は2ミクロン幅の格子状パターンが形成される。
【0008】微細なパターンを精度よく所望の形状にエ
ッチングするためには、パターン寸法や、パターン密度
に最適な条件を与えてエッチングする必要がある。しか
しながら、この微細なパターンをエッチングする条件は
線幅の大きいウエハアライメントマーク5をエッチング
するのに必ずしも適した条件とはならない。そのために
上記のようにコンタクト窓と同時に形成したアライメン
トマークの各要素パターンの断面形状は、図4に示すよ
うに、端部が負の傾斜をもつ逆テーパになったり(ウエ
ハアライメント要素パターン51)、左右の端部形状が
異なったり(ウエハアライメント要素パターン52)す
る。
【0009】
【発明が解決しようとする課題】このようにして形成し
たウエハアライメントマーク5上に厚さ0.8ミクロン
のAl膜6を形成すると、ウエハアライメントマーク5
のパターンの断面形状によってAl膜6のカバレッジが
大きく影響を受ける。このようなSiウエハ1を前記の
方法によりX線マスク8との位置合わせを行うときに、
レーザー光10の照射によりウエハアライメントマーク
5の上のAl膜6の凹凸パターンにより生じる回折光1
2は、本来のウエハアライメントマーク5の位置に対し
て数十nm、あるいはそれ以上のずれを生じる。
【0010】このように、ウエハアライメントマーク5
と位置がずれた回折光12と、マスクアライメントマー
ク9からの回折光11とを比較して検出されるSiウエ
ハ1とマスク8との位置ずれは、実際の位置ずれと異な
ることになる。したがって、検出された位置ずれを0に
するようにマスク8に対するSiウエハ1の相対位置を
補正しても、前記回折光12のずれた量だけは補正され
ずに残るため、精度の高い位置合わせを行うことができ
ない。
【0011】なお、上記の光ヘテロダイン法に限らず、
ウエハアライメントマークの光学的画像により位置を認
識するような他の方法も同様に、上記の課題を有してい
る。この発明は、Al等のアライメント光に対して不透
明でかつ厚さが大きい金属膜が形成されたSiウエハ等
の半導体基板でも、高精度の位置合わせを行うことを目
的とする。
【0012】
【課題を解決するための手段】この発明の半導体装置
は、半導体基板上に半導体装置回路パターンと略同等寸
法の複数の要素パターンよりなるアライメントマークを
有することを特徴とする。アライメントマークは、半導
体装置回路パターンと同時にエッチングにより形成され
る。
【0013】この発明の半導体装置の製造方法は、半導
体基板表面に形成された薄膜を選択的にエッチングする
ことにより、半導体装置回路パターンの形成と同時に、
半導体装置回路パターンと略同等寸法の複数の要素パタ
ーンより構成されたアライメントマークを形成する工程
と、アライメント光に対して不透明な薄膜を形成する工
程と、アライメントマーク上の不透明な薄膜の凹凸パタ
ーンからの反射光によりマスクとの位置ずれ検出を行う
アライメント露光を行う工程とを含むことを特徴とす
る。
【0014】
【作用】ウエハアライメントマークを、半導体装置回路
パターンと同時にエッチングすることにより形成して
も、半導体装置回路パターンと同様の十分に制御された
断面形状の要素パターンを形成することができる。した
がって、この上に厚いAl膜等を形成したときに、ウエ
ハアライメントマークのパターン端部を均一に覆うた
め、アライメント時にこのAl膜の段差により生じる回
折光はウエハアライメントマークとの位置ずれを生じる
ことがない。そのためSiウエハ等の半導体基板とマス
クとを高精度に位置合わせすることができる。
【0015】
【実施例】以下、この発明の実施例を図面を参照しなが
ら説明する。図1はウエハアライメントマークを形成し
たSiウエハ(半導体基板)の一部分の断面模式図であ
り、2は酸化膜、3は層間絶縁膜、4はコンタクト窓、
5はウエハアライメントマークである。また、図2はA
l膜を形成したSiウエハのウエハアライメントマーク
の要素パターンの断面模式図を示し、53はウエハアラ
イメントマーク5のパターンを構成する要素パターン、
6はAl膜である。
【0016】この実施例のウエハアライメントマーク5
は、ピッチが4ミクロンの格子であり、その格子は、寸
法0.4ミクロンのパターンが0.4ミクロン間隔で配
置された2.8ミクロンの要素パターンと、エッチング
されない1.2ミクロンの要素パターンとによって構成
されている。このウエハアライメントマーク5はコンタ
クト窓4を形成する工程で形成される。すなわち、酸化
膜2で分離されたMOSFET等の能動素子が形成さ
れ、厚さ0.7ミクロンの層間絶縁膜3が形成されたS
iウエハ1の、層間絶縁膜3を選択的にエッチングして
寸法0.4ミクロンのコンタクト窓4を開口するが、こ
れと同時に寸法が0.4ミクロンのパターンがエッチン
グされてウエハアライメントマーク5を形成する。
【0017】つぎに、電極配線を形成するためにAl膜
6を形成するが、アライメントマーク5のエッチングパ
ターンの端部の形状はよく制御されているため、Al膜
6により均一に覆われる。したがって、このAl膜6に
形成される凹凸パターンで構成される格子にアライメン
ト光であるレーザー光を照射すると、生じる回折光は層
間絶縁膜3にエッチングで形成したウエハアライメント
マーク5と位置ずれを生じることはない。
【0018】この実施例は、Al配線形成のアライメン
ト露光時に用いるアライメントマーク、およびその形成
方法を説明したが、アライメント法はこの実施例の光ヘ
テロダイン法に限らず、基板の段差パターンの光学的な
画像を認識するような他の方法にも同様の効果が期待で
きる。また、露光方法はマスクとウエハを対抗させるプ
ロキシミティ露光に限ることはなく、またAl配線を形
成する際だけでなくアライメント光に不透明な他の膜を
形成した後で露光を行う場合にも、同様の効果を得るこ
とができる。
【0019】
【発明の効果】この発明により、微細なパターンを有す
る半導体装置の製造にあたって、Al等のアライメント
光に不透明な膜を形成した後も、半導体基板とマスクと
の位置ずれを高精度に検出ができ、高密度の半導体装置
の製造を可能にする。
【図面の簡単な説明】
【図1】この発明の一実施例におけるアライメントマー
クを有するSiウエハの断面模式図である。
【図2】この発明の一実施例におけるアライメントマー
クの要素パターンの断面模式図である。
【図3】従来例においてアライメントマークを有するS
iウエハを用いるアライメントの断面模式図である。
【図4】従来のアライメントマークパターンの断面模式
図である。
【符号の説明】
1 Siウエハ 2 酸化膜 3 層間絶縁膜 4 コンタクト窓 5 ウエハアライメントマーク 6 Al膜 7 レジスト 8 マスク 9 マスクアライメントマーク 53 ウエハアライメントマーク要素パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に半導体装置回路パターン
    と略同等寸法の複数の要素パターンよりなるアライメン
    トマークを有することを特徴とする半導体装置。
  2. 【請求項2】 半導体基板表面に形成された薄膜を選択
    的にエッチングすることにより、半導体装置回路パター
    ンの形成と同時に、前記半導体装置回路パターンと略同
    等寸法の複数の要素パターンより構成されたアライメン
    トマークを形成する工程と、 アライメント光に対して不透明な薄膜を形成する工程
    と、 前記アライメントマーク上の前記不透明な薄膜の凹凸パ
    ターンからの反射光によりマスクとの位置ずれ検出を行
    うアライメント露光を行う工程とを含むことを特徴とす
    る半導体装置の製造方法。
JP5256667A 1993-10-14 1993-10-14 半導体装置およびその製造方法 Pending JPH07111231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5256667A JPH07111231A (ja) 1993-10-14 1993-10-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5256667A JPH07111231A (ja) 1993-10-14 1993-10-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07111231A true JPH07111231A (ja) 1995-04-25

Family

ID=17295801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5256667A Pending JPH07111231A (ja) 1993-10-14 1993-10-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07111231A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303232A (ja) * 2005-04-21 2006-11-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
CN116207076A (zh) * 2021-12-01 2023-06-02 格科半导体(上海)有限公司 一种半导体器件中对准标记形成方法及半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303232A (ja) * 2005-04-21 2006-11-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
CN116207076A (zh) * 2021-12-01 2023-06-02 格科半导体(上海)有限公司 一种半导体器件中对准标记形成方法及半导体器件

Similar Documents

Publication Publication Date Title
EP0126621B1 (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
JPH0210716A (ja) アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ
US5128283A (en) Method of forming mask alignment marks
US6368980B1 (en) Resist mark having measurement marks for measuring the accuracy of overlay of a photomask disposed on semiconductor wafer and method for manufacturing semiconductor wafer having it
JPH0321901B2 (ja)
JP3970546B2 (ja) 半導体装置及び半導体装置の製造方法
US7030506B2 (en) Mask and method for using the mask in lithographic processing
KR970018320A (ko) 반도체 소자의 제조방법
JPH0450730B2 (ja)
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
JPH0722179B2 (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
JP4342202B2 (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
US6838217B1 (en) Define overlay dummy pattern in mark shielding region to reduce wafer scale error caused by metal deposition
KR20080086693A (ko) 반도체 소자의 오버레이 측정 방법
JPH0770453B2 (ja) 半導体装置の製造方法
JP2767594B2 (ja) 半導体装置の製造方法
JP2822938B2 (ja) 重ね合わせ精度の測定方法
KR20040086857A (ko) 반도체소자의 중첩마크 형성방법
KR970008265B1 (ko) 반도체 소자 제조용 노광 마스크
JPH03142820A (ja) 半導体装置の製造方法
JPH09304916A (ja) アライメントマーク及び/又は合わせずれ測定マークの形成方法
JPH0864491A (ja) アライメント方法
JPH02183512A (ja) 半導体装置の製造方法
JP2000133572A (ja) 重ね合わせ精度測定用パターン