JPH03143116A - 位相同期回路およびデジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、位相同期回路に関するものである。

［従来の技術］ 従来の位相同期回路としては、特開昭６３−２１７７１
９号公報に記載のものが知られている。

この位相同期回路の構成を第１３図に示す。

図示するように１位相同期回路は、入力パルス信号と電
圧制御発振器の出力信号の位相を比較し位相差を検出す
る位相比較器１】と、位相比較器の出力を平滑する平滑
フィルタ１２と、この平滑フィルタに接続されるループ
フィルタ１３と、ループフィルタで発生した電圧で制御
される電圧制御発振！Ｉ′ｊｉ１４とから構成されてる
。

第１４図に位相比較器１１の具体的な回路構成を示す。

第１５図、第１６図に位相比較器１１の動作タイミング
チャートを示す。

第１５図は電圧制御発振器］−４の出力信号２００のデ
ユーティが５０％より小さい場合の動作タイミングチャ
ートであり、第１６図は出カイ、１２００のデユーティ
が５０％より大きい場合の動作タイミングチャートであ
る。

入力パルス信号１００の立ち上がりエツジでＴｃ信号は
ｕＨ″′になり、次に来る出力信弓２００の立ち下がり
エツジでＩＩ　Ｌ　ＩＩになる。同時にこのエツジでＴ
ｓ倍信号“Ｊｌ”になり１次に来る出力信号２００の立
ち上がりエツジで′Ｌ″になる。同時にこのエツジでＴ
ｎ信号は（ＩＨ”になり、次に来る出力信号２００の立
ち下がりエツジでＩＩＬ”になる。

ここで、Ｔｃ信号のパルス幅とＴＤ倍信号パルス幅の差
分が入力パルス信号１００ととじ力信号２００の位相差
になっている。

平滑フィルタ１２は、この位相差を電圧に変換し、′ｒ
５のタイミングで保持し、この電圧に比例した電流をル
ープフィルタ１３へ出力する。第１７図に、この、平滑
フィルタ１２の出力特性を示す。

ループフィルタ１３は、抵抗ＲＰ及び容ｆｆ１ｃｐで構
成される。もちろん他の構成のループフィルタを使用し
てもかまわない。平滑フィルタ１２から出力された電流
はループフィルタ１３で電圧に変換され、電圧制御発振
器１４を制御し、その出力（５７珍２００の周波数を変
化させろ。このように位相同期回路が動作することによ
り、出力信号２００の位相を入力パルス信号１００の位
相に−・致させることができる。

［発明が解決しようとする課題］ 前記従来技術に係る位相比較回路は、位相差に比例した
ＤＣｆｆｉ流を出力することができ、同期状態において
、安定な出力信号を得ることができる。

しかし、先に示した平滑フィルタ特性（第１７図）等の
ように、平滑フィルタの特性が電圧制御発振器１４の出
力信号２００のデユーティに依存し変動するという問題
点があった。

すなわち、平滑フィルタ１２の特性は次の２式％式％ ここでＧＱはサンプリングサーボゲインであり平滑フィ
ルタの過渡特性を左右する、ＴＩ、は出力信号２００の
パルス幅、ｇｍはトランジスタＭ１と抵抗Ｒｉ’による
相互コンダクタンス、Ｃ１は積分回路用の容量である。

ＩｃはトランジスタＭ２のトレイン電流であり、平滑フ
ィルタの出力電流となる。ΔΦは、入力パルス信号１０
０と出力信号２００の位相差である。

サンプリングサーボゲインＧＱは１であることが望まし
く、２以上だと発振する。

出力信＠・２００のパルス幅Ｔ。がばらつくと。

比例してサンプリングサーボゲインＧＱも変動する。

また出力電流Ｉ。は第１７図に示すように線型範囲及び
傾きが変動する。線型範囲が変動することにより位相同
期回路のキャプチャレンジが減少し、傾きが変動するこ
とにより位相同期回路のループゲインが変動する。

本発明の目的は、位相同期回路の出力信号のパルス幅に
依存せず、常に安定な動作をする位相同期回路を提供す
ることにある。

［課題を解決するための手段］ 本発明は、前記目的達成のために、制御電圧に応じた周
波数の出力信号を出力する電圧制御発振器と、 第１のパルス信号と、第１のパルス信号の時間幅に被同
期信号と電圧制御発振器出力信号との位相差に応じた時
間幅を加えた時間幅の第２のパルス信号を出力する位相
比較器と。

前記位相比較器の出力を受け、第２のパルス信号期間充
電動作をし、第１のパルス信号期間放電動作をする積分
回路を備え、積分回路の出力電圧を基に電圧制御発振器
の制御電圧値を定める平滑フィルタと、を有する位相同
期回路であって、前記第１のパルス信号の時間幅を、電
圧制御発振器出力信号の１周期の半分の時間幅とする手
段を備えたことを特徴とする位相同期回路を第１に提供
する。

また、前記目的達成のために、制御電圧に応じた周波数
の出力信号を出力する電圧制御発振器と、第１のパルス
信号と、第１のパルス信号の時間幅に被同期信号と位相
同期回路出力信号との位相差に応じた時間幅を加えた時
間幅の第２のパルス信号を出力する位相比較器と、 前記位相比較器の出力を受け、第２のパルス信号期間充
電動作をし、第１のパルス信号期間放電動作をする積分
回路と、積分回路の出力電圧をサンプルホールドする手
段と、 サンプルホールドする手段が保持した電圧に応じた電流
を出力する手段とを備えた平滑フィルタと、 平滑フィルタの出力電流より電圧制御発振器の制御電圧
を出力するループフィルタと、を有する位相同期回路で
あって、 前記第１のパルス７３号の時間幅を、電圧制御発振器出
力（ｇ号の１周期の半分の時間幅とする手段を備えたこ
とを特徴とする位相同期回路を、第２に提供する。

また１本発明は、前記目的達成のために、制御電圧に応
じた周波数の正相信号と逆相信号の信号を出力する電圧
制御発振器と、 被同期信号および前記正相信号と前記逆相信号の同一方
向エツジより、電圧制御発振器出力信じ・の１周期の半
分の時間幅の第１のパルス信号と、第１のパルス信号の
時間幅に被同期信号と前記正相信号または前記逆相信号
との位相差に応じた時間幅を加えた時間幅の第２のパル
ス信沙を出力する位相比較器と、 前記位相比較器の出力を受け、第２のパルス信号期間充
電動作をし、第１のパルス信号期間放電動作をする積分
回路を備え、積分回路の出力電圧を基に電圧制御発振器
の制御電圧値を定める平滑フィルタと、を有することを
特徴とする位相同期回路を、第３に提供する。

また、本発明は、制御電圧に応じた周波数の出力４ｇ号
を出力する電圧制御発振器と、電圧制御発振器出力信号
のデユーティを５０％に調整する手段と 調整された電圧制御発振器出力信号より電圧制御発振器
出力信号の１周期の半分の時間幅の′ＲＳ１のパルス信
号と、第１のパルス信号の時間幅に被同期信号と電圧制
御発振器出力信号との位相差に応じた時間幅を加えた時
間幅の第２のパルス４４号を出力する位相比較器と、 前記位相比較器の出力を受け、第２のパルス信号期間充
電動作をし、第１のパルス信号期間放電動作をする積分
回路を備え、積分回路の出力電圧を基に電圧制御発振器
の制御電圧値を定める平滑フィルタと、 を有することを特徴とする位相同期回路を、第４に提供
する。

また、あわせて、本発明は、制御電圧に応じた周波数の
出力信号を出力する電圧制御発振器と、第１のパルス信
号と、第１のパルス信号の時間幅に被同期信号と電圧制
御発振器出力信号との位相差に応じた時間幅を加えた時
間幅の第２のパルス信号を出力する位相比較器と、 位相比較器の出力信号を受け、第２のパルス信号期間、
具備した容量可変なコンデンサに充電動作をし、第１の
パルス信号期間放電動作をする積分回路を備え、積分回
路の出力電圧を基に電圧制御発振器の制御電圧値を定め
る平滑フィルタと。

を有する位相同期回路を、第５に提供する。

また、さらに、前記位相同期回路を有することを特徴と
する１チップＬＳＩを提供する。

また５本発明は、前記位相同期回路または前記１チップ
ＬＳＩを備えたことを特徴とするデジタル信号処理装置
を提供する。

［作　用コ 本発明に係る第１の位相同期回路によれば、平滑フィル
タは、位相比較器よりの電圧制御発振器出力信号の工周
期の半分の時間幅の第１のパルス信号と、第１のパルス
信号の時間幅に被同期信号と位相同期回路出力信号との
位相差に応じた時間幅を加えた時間幅の第２のパルス信
号を受け、積分回路にて、第２のパルス信号期間充電動
作をし、第１のパルス信号期間放電動作をし、積分回路
の出力電圧を基に電圧制御発振器の制御電圧値を定める
。

また、本発明に係る第１の位相同期回路によれば、平滑
フィルタは、位相比較器よりの電圧制御発振器出力信号
の１周期の半分の時間幅の第１のパルス信号と、第１の
パルス信号の時間幅に被同期信号と位相同期回路出力信
号との位相差に応じた時間幅を加えた時間幅の第２のパ
ルス信号を受け、積分回路にて、第２のパルス信号期間
充電動作をし、第１のパルス信号期間放電動作をし、積
分回路の出力電圧をサンプルホールドし、サンプルホー
ルドする手段が保持した電圧に応じた電流を出力する。

また、本発明に係る第３の位相同期回路によれば、電圧
制御発振器は、制御電圧に応じた周波数の正相信号と逆
相信号の信号を出力し、位相比較器は、被同期信号およ
び前記正相（ｉ号と前記逆相信号の同一方向エツジより
、電圧制御発振器出力信号の１周期の半分の時間幅の第
１のパルス信号と、第１のパルス（ｉ号の時間幅に被同
期信号と前記正相信号または前記逆相信号との位相差に
応じた時間幅を加えた時間幅の第２のパルス信号を出力
する。

また、本発明に係る第４の位相同期回路によれば、電圧
制御発振器の出力信号は、そのデユーティを５０％に調
整され、その後、位相比較器は、調整された電圧制御発
振器出力信号より電圧制御発振器出力（８号の１周期の
半分の時間幅の第１のパルス信号と、第１のパルス信号
の時間幅に被同期信号と電圧制御発振器出力信号との位
相差に応じた時間幅を加えた時間幅の第２のパルス信号
を出力する。

また１本発明に係る第５の位相同期回路によれば、平滑
フィルタの積分回路が具備する容量可変なコンデンサは
、平滑フィルタの過渡特性が所望の値になるように、適
宜、その容量が調整される。

また、前記エチップＬ　Ｓ　Ｉは、入力信号に前記位相
同期回路により位相同期したクロックを出力する。また
は、内臓した前記位相同期回路の出力（ｉ号をクロック
としてデジタル４３秒を処理する。

また、本発明に係るデジタル信号処理装置は、前記位相
同期回路または前記１チップＬＳＩの出力信号をクロッ
クとしてデジタル信号を処理する。

（以下余白） ［実施例コ 以下、本発明に係る位相同期回路の第１の実施例を説明
する。

第１図に、本実施例に係る位相同期回路も構成を示す。

位相同期回路は、入力パルス信号１００と出力信号２０
０及び逆相出力信号３００の位相差を検出する位相比較
器２１、位相比較器２１の出力信号Ｔｃ、　Ｔ、、　Ｔ
Ｄを平滑する平滑フィルタ１２、平滑フィルタ１２の出
力を電圧に変換し位相同期回路の特性を決定するループ
フィルタ１３、ループフィルタ１３の出力電圧により出
力信号２００と逆相出力信号３００の周波数を変化させ
る電圧制御発振器１４で構成される。

なお、ループフィルタ１３は抵抗Ｒ１と容量ＣＦで構成
されているが、もちろん他の構成のループフィルタを使
用してもかまわない。

第１１図に、この位相同期回路の電圧制御発振器の構成
を示す。

電圧制御発振器１４は、電流源トランジスタＱ５．Ｑ６
．Ｑ７．Ｑ８．スイッチング用トランジスタＱ３．Ｑ４
、エミッタホロワトランジスタＱｌ、　Ｑ２、負荷抵抗
Ｚｖ、ダイオードＤｉ。

Ｄ２、レベルシフト回路１６及び１７、タイミング容量
Ｃ０で構成され、制御電圧Ｖｃｏｎｔにより出力信号２
００、逆相出力信号３００の周波数が変化する。

本電圧制御回路は、回路構成の対称性により第１２図に
示すように、たとえ出力信号２００及び逆相出力信号３
００のデユーティが変動しても出力信号２００の立ち上
がりエツジから逆相出力信号３００の立ち上がりエツジ
までの時間は出力信号２００の１周期の半分になる。も
ちろん立ち下がりエツジどうしで見た場合も同様に１周
期の半分となる。

次に、第２図に位相比較器２１の構成を示す。

位相比較器は、Ｄタイプフリップフロップ７０１．７０
２，７０３及び７０４と、ＮＡＮＤゲート７０５及び７
０６とインバータゲート７０７．７０８，７０９及び７
１０とＡＮＤゲードア１１，７１．２及び７１３で構成
され、入力信Ｚは入力パルス信号１００、電圧制御発振
器の出力信号２００及び逆相出力信号３００であり、出
力信号はＴｃ、Ｔｓ及びＴＤである。

第３図に、位相比較器２１の動作をタイミングチャート
に示す。

まず、入力パルス信号１００の立ち上がりエツジでＴ　
ｃ　４Ｒ号は１１　Ｔ（ＴＩになり、次に来る逆相出力
信号３００の立ち上がりエツジでＩＩ　Ｌ　ＩＩになる
。

同時にこのタイミングでＴ　ｓ　（ｇ号が（ｌ　ＨＩＩ
になり、次に来る出力信号２００の立ち上がりエツジで
ｓｒ　Ｌ”になる。さらにこのタイミングでＴＤ倍信号
′Ｈ″になり、次に来る逆相出力信号３００の立ち上が
りエツジでｌＪ　Ｌ　ＩＩになる。

このように位相比較器が動作すると、Ｔ、ｌＣ８−及び
ＴＤ倍信号パルス幅は出力信号２００及び逆相出力信号
３００のデユーティによらず、その周期の半分になる。

このため、入力パルス信号１００と出力信号２００の位
相差に対する平滑フィルタ１２の出力電流特性は、電圧
制御発振器１４の出力信号のデユーティによらず安定と
なる（第４図平滑フィルタ特性頭参照）。

また、平滑フィルタ１２の過渡特性を電圧制御発振器１
４の出力信号のデユーティによらず一定にすることがで
きる。

次に本発明に係る位相同期回路の第２の実施例について
説明する。

第５図に、第２の実施例に係る位相同期回路の構成を示
す。

本実施例に係る位相同期回路は、位相比較器１、平滑フ
ィルタ１２、ループフィルタ１３、電圧制御発振器１４
．及びデユーティ調整回路１５で構成される。

位相比較器１１は入力パルス信号１００とデユーティ調
整回路１５の出力クロック２２０の位相を比較し、その
位相差をＴｃ、ＴＳ、ＴＤ倍信号より出力する。平滑フ
ィルタ１２、ループフィルタ１３、電圧制御発振器１４
の動作は第１３図に示したものと同様の動作をする。デ
ユーティ調整回路１５は電圧制御発振器１４の出力信号
２００のデユーティを５０％に補正し、出力クロック２
２０として出力する。

第６図に、このデユーティ調整回路１５の構成を示す。

図中、差動コンパレータ１８は電圧制御発振器１４の出
力信号２００と参照電圧Ｖｖｅｆの電圧を比較し、出力
信号２００の方が参照電圧Ｖｖｅｆより電圧が高い場合
は出力クロック２２０を）Ｉｉ　ｇｈ−Ｌｅｖｅｌにし
、逆に出力信号２００の方が参照電圧Ｖ　ｖｅｆより電
圧が低い場合は出力クロック２２０をＬｏｗ　−Ｌｅｖ
ｅｌにする。

第８図に、このデユーティＦＡ′！Ｉｉ回路１５の動作
をタイミングチャートに示す。

第８図に示すように、出力信号２００のデユーティが厳
密に５０％でなくても、ある程度のずれであれば、参照
電圧Ｖ　ｖｅｆを調整することによりデユーティ５０％
の出力クロック２２０を得ることができる。

第７図にデユーティ調整回路１５の他の構成を示す。

本構成においては、デユーティ調整回路して、モノマル
チバイブレータ１９を使用し、容量Ｃ８を抵抗Ｒ８で構
成される時定数を調整して出力信号２００をトリガーに
必要なパルス幅Ｔを得るにの場合、パルス＠Ｔが出力信
号２００の周期の半分になるように設定する。

その結果、第９図に示した動作タイミングチャートのよ
うにデユーティが５０％でない出力信号２００に対して
デユーティが５０％の出力クロック２２０を得ることが
できる。したがって、平滑フィルタ１２の出力電流特性
を、電圧制御発振器１４の出力信号のデユーティによら
ずに安定とそることができる。また、平滑フィルタ１２
の過渡特性を電圧制御発振器１４の出力信号のデユーテ
ィによらず一定にすることができる。

次に本発明に係る位相同期回路の第３の実施例について
説明する。

本実施例は、電圧制御発振器１４の出力信号２００のデ
ユーティによる平滑フィルタ１２の過渡特性の変動の補
正を平滑フィルタ１２で行なうものである。よって位相
比較器１１．ループフィルタ１３．電圧制御発振器１−
４は、前記した従来の位相同期回路（第１３図参照）と
同様の動作をする。また、位相同期回路の全体の構成も
従来と同様である。ただし、平滑フィルタ１２の内部構
成が異なっている。

第１０図に本実施例に係る位４’０同期回路の平滑フィ
ルタ（２の構成を示す。

平滑フィルタ１２は第１０図に示すように、電流源■１
、インバート論理回路８０１，８０２゜８０３、ＩＮＶ
Ｉ、ＭＯＳトランジスタＭ２１Ｍ３．Ｍ４．、Ｍ５．、
Ｍ６．Ｍ７．Ｍ８．Ｍ９゜ＭＩＯ，Ｍｌ　１．Ｍｌ２．
Ｍｌ３．Ｍｌ４゜Ｍｌ、５．Ｍｌ６、抵抗Ｒ，，Ｒ２、
容量Ｃ０□、Ｃ工２゜Ｃ１，スイッチＳ工＋Ｓ２＋・・
・Ｓ７、容量ＣＳで構成される。

この回路は電流■１を基準に動作した信けが人力される
と、容量０１１〜ＣＬｆｌから電荷を抜き取り、Ｔゎ信
号が入力されると流し込む。Ｔ、信号が入力されるとＭ
ｌ３がＯＮ状態となり、容ｆＣ５に電荷が蓄えられるに
の容量Ｃｓの電圧をＭ　１−４　。

Ｍｌ５で構成される差動増幅器で電流■。に変換し、電
流源■□から生成された工。との差分Ｉ。をループゲイ
ルタエ３へ出力する。

ここで式（１）に示すように平滑フィルタ１２のサンプ
リングサーボゲインＧＱはＴＤとＣ工の関数になってい
るため、出力信号２００のデユーティが５０％でなく、
Ｔｎが変動した場合はスイッチＳ□から８１のうち適当
な数だけ閉じることにより容量の総和Ｃ□を変化させ、
Ｔ　ｏの変動分を補正する。この結果、電圧制御発振器
１４の出力信号のデユーティによらず、ＧＱを一定にに
保つことができる。

以上のように、第１、第２実施例によれば、位相同期回
路において、を電圧制御発振１１４の出カイ３号のデユ
ーティによらず平滑フィルタに入力する信号ＴＤを、電
圧制御発振器１４の出力信号の周期の半分の時間幅のパ
ルス信号とすることができ、したがって、ＧＱを一定に
に保つことができるため平滑フィルタの過渡特性を一定
に保ことができる、また、平滑フィルタの出力電流特性
を一定保ことかできる。

また、第３の実施例によれば、ＧＲに影響を与えるＴＤ
の変動分を補正することにより、電圧制御発振器１４の
出力信号のデユーティによらず、ＧＱを一定にに保つこ
とができ、したがって、平滑フィルタの過渡特性を一定
に保ことかできる。

また１以上の実施例によれば、電圧制御発振器１４の出
力信号２００のデユーティにかかわらず、平滑フィルタ
エ２のサンプリングサーボゲインＧＣは常に１とするこ
とができ、また線型位相比較範囲も進み側と遅れ側の範
囲が等しくなりキャプチャレンジの低下を抑制できる。

さらに位相同期回路のループゲインも変動せず一定とな
り安定した電圧制御発振器の出力信号が得られる。以上
の効果により、たとえば、磁気ディスク装置に適用した
場合には、データ再生マージンロスの低減を実現するこ
とができる。

また１本実施例に係る位相同期回路は、主として、デジ
タル信号処理によりその機能を実現するため、ＬＳＩに
内臓することが容易である。

また、本実施例に係る位相同期回路を備えることにより
デジタル信号処理装置は、安定したクロックによりデジ
タル信号を処理することができる。

［発明の効果］ 以上のように、本発明によれば、出力信号２００のパル
ス１ｌＩＮＴＤに依存せず、常に安定な動作をする位相
同期回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る位相同期回路の構
成を示すブロック図、第２図は位相比較器の構成を示す
回路図、第３図は位相比較器の動作を示すタイミングチ
ャート、第４図は平滑フィルタの特性を示す特性図、第
５図は第２の実施例に係る位相同期回路の構成を示すブ
ロック図、第６図はデユーティ調整回路の構成を示す回
路図、第７図はデユーティ調整回路の他の構成を示す回
路図、第８図はデユーティ調整回路の動作を示すタイミ
ングチャート、第９図は他のデユーティ調整回路の動作
を示すタイミングチャート、第１０図は第３の実施例に
係る平滑フィルタの構成を示す回路図、第１１図は電発
制御発振器の構成を示す回路図、第１２図は電発制御発
振器の動作を示すタイミングチャート、第１３図は従来
の技術に係る位相同期回路の構成を示すブロック図、第
１４図は位相比較回路の構成を示す回路図、第１５図お
よび第１６図は位相比較回路の動作を示すタイミングチ
ャート、第１７図は平滑回路の特性を示す特性図、第１
８図は平滑フィルタの構成を示すブロック図である。 ２１・・・位相比較器、１２・・・平滑フィルタ、１３
・・・ループフィルタ、１４・・・電圧制御発振器、１
５・・デユーティ調整回路、１００・・・入力パルス信
号、２００・・・出力信号、３００・・・位相出力信号
。

Claims (1)

1. 【特許請求の範囲】 １、制御電圧に応じた周波数の出力信号を出力する電圧
   制御発振器と、 第１のパルス信号と、第１のパルス信号の時間幅に被同
   期信号と電圧制御発振器出力信号との位相差に応じた時
   間幅を加えた時間幅の第２のパルス信号を出力する位相
   比較器と、 前記位相比較器の出力を受け、第２のパルス信号期間充
   電動作をし、第１のパルス信号期間放電動作をする積分
   回路を備え、積分回路の出力電圧を基に電圧制御発振器
   の制御電圧値を定める平滑フィルタと、を有する位相同
   期回路であって、 前記第１のパルス信号の時間幅を、電圧制御発振器出力
   信号の１周期の半分の時間幅とする手段を備えたことを
   特徴とする位相同期回路。 ２、制御電圧に応じた周波数の出力信号を出力する電圧
   制御発振器と、 第１のパルス信号と、第１のパルス信号の時間幅に被同
   期信号と位相同期回路出力信号との位相差に応じた時間
   幅を加えた時間幅の第２のパルス信号を出力する位相比
   較器と、 前記位相比較器の出力を受け、第２のパルス信号期間充
   電動作をし、第１のパルス信号期間放電動作をする積分
   回路と、積分回路の出力電圧をサンプルホールドする手
   段と、 サンプルホールドする手段が保持した電圧に応じた電流
   を出力する手段とを備えた平滑フィルタと、 平滑フィルタの出力電流より電圧制御発振器の制御電圧
   を出力するループフィルタと、 を有する位相同期回路であって、 前記第１のパルス信号の時間幅を、電圧制御発振器出力
   信号の１周期の半分の時間幅とする手段を備えたことを
   特徴とする位相同期回路。 ３、制御電圧に応じた周波数の正相信号と逆相信号の信
   号を出力する電圧制御発振器と、 被同期信号および前記正相信号と前記逆相信号の同一方
   向エッジより、電圧制御発振器出力信号の１周期の半分
   の時間幅の第１のパルス信号と、第１のパルス信号の時
   間幅に被同期信号と前記正相信号または前記逆相信号と
   の位相差に応じた時間幅を加えた時間幅の第２のパルス
   信号を出力する位相比較器と、 前記位相比較器の出力を受け、第２のパルス信号期間充
   電動作をし、第１のパルス信号期間放電動作をする積分
   回路を備え、積分回路の出力電圧を基に電圧制御発振器
   の制御電圧値を定める平滑フィルタと、 を有することを特徴とする位相同期回路。 ４、制御電圧に応じた周波数の出力信号を出力する電圧
   制御発振器と、 電圧制御発振器出力信号のデューティを５０％に調整す
   る手段と 調整された電圧制御発振器出力信号より電圧制御発振器
   出力信号の１周期の半分の時間幅の第１のパルス信号と
   、第１のパルス信号の時間幅に被同期信号と電圧制御発
   振器出力信号との位相差に応じた時間幅を加えた時間幅
   の第２のパルス信号を出力する位相比較器と、 前記位相比較器の出力を受け、第２のパルス信号期間充
   電動作をし、第１のパルス信号期間放電動作をする積分
   回路を備え、積分回路の出力電圧を基に電圧制御発振器
   の制御電圧値を定める平滑フィルタと、 を有することを特徴とする位相同期回路。 ５、制御電圧に応じた周波数の出力信号を出力する電圧
   制御発振器と、 第１のパルス信号と、第１のパルス信号の時間幅に被同
   期信号と電圧制御発振器出力信号との位相差に応じた時
   間幅を加えた時間幅の第２のパルス信号を出力する位相
   比較器と、 位相比較器の出力信号を受け、第２のパルス信号期間、
   具備した容量可変なコンデンサに充電動作をし、第１の
   パルス信号期間放電動作をする積分回路を備え、積分回
   路の出力電圧を基に電圧制御発振器の制御電圧値を定め
   る平滑フィルタと、を有する位相同期回路。 ６、請求項１、２、３、４または５記載の位相同期回路
   を有することを特徴とする１チップ ＬＳＩ。 ７、請求項１、２、３、４もしくは５記載の位相同期回
   路、または、請求項７記載の１チップＬＳＩを備えたこ
   とを特徴とするデジタル信号処理装置。