JPH031440U - - Google Patents
Info
- Publication number
- JPH031440U JPH031440U JP1989059574U JP5957489U JPH031440U JP H031440 U JPH031440 U JP H031440U JP 1989059574 U JP1989059574 U JP 1989059574U JP 5957489 U JP5957489 U JP 5957489U JP H031440 U JPH031440 U JP H031440U
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- holes
- semiconductor package
- conductive circuit
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Packaging Frangible Articles (AREA)
Description
第1図は本考案の半導体パツケージ構造体の一
実施例を示す平面図、第2図および第3図はそれ
ぞれ第1図に示す実施例の正面図および右側面図
、第4図は実施例における帯状の凹溝の形成方法
を説明するための断面図、第5図および第6図は
それぞれ従来の半導体パツケージ構造体を示す平
面図および正面図、第7図は半導体パツケージ構
造体への半導体チツプの実装方法を示す要部断面
図、第8図は従来の基板と枠体との接着方法を示
す断面図である。 11……基板、12……導電回路、13……ス
ルーホール、15……枠体、16……凹溝、17
……成形型、18……突起部分。
実施例を示す平面図、第2図および第3図はそれ
ぞれ第1図に示す実施例の正面図および右側面図
、第4図は実施例における帯状の凹溝の形成方法
を説明するための断面図、第5図および第6図は
それぞれ従来の半導体パツケージ構造体を示す平
面図および正面図、第7図は半導体パツケージ構
造体への半導体チツプの実装方法を示す要部断面
図、第8図は従来の基板と枠体との接着方法を示
す断面図である。 11……基板、12……導電回路、13……ス
ルーホール、15……枠体、16……凹溝、17
……成形型、18……突起部分。
Claims (1)
- 表面に導電回路が形成され、かつ側部が端面に
開口した複数のスルーホールを有する基板と、前
記基板の上に、前記スルーホールが穿設されない
側の両端面をそれぞれ包被するように重ねられ成
形一体化された、中央に窓部が形成され、かつ裏
面の前記スルーホールに対向する部分にそれぞれ
帯状の凹溝が形成された樹脂製の枠体とからなる
ことを特徴とする半導体パツケージ構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989059574U JPH0727631Y2 (ja) | 1989-05-23 | 1989-05-23 | 半導体パッケージ構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989059574U JPH0727631Y2 (ja) | 1989-05-23 | 1989-05-23 | 半導体パッケージ構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031440U true JPH031440U (ja) | 1991-01-09 |
| JPH0727631Y2 JPH0727631Y2 (ja) | 1995-06-21 |
Family
ID=31586188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989059574U Expired - Lifetime JPH0727631Y2 (ja) | 1989-05-23 | 1989-05-23 | 半導体パッケージ構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727631Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628672U (ja) * | 1985-07-02 | 1987-01-19 | ||
| JPS63142659A (ja) * | 1986-12-04 | 1988-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-05-23 JP JP1989059574U patent/JPH0727631Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628672U (ja) * | 1985-07-02 | 1987-01-19 | ||
| JPS63142659A (ja) * | 1986-12-04 | 1988-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727631Y2 (ja) | 1995-06-21 |