JPH03145191A - 回路基板の電極 - Google Patents
回路基板の電極Info
- Publication number
- JPH03145191A JPH03145191A JP1283863A JP28386389A JPH03145191A JP H03145191 A JPH03145191 A JP H03145191A JP 1283863 A JP1283863 A JP 1283863A JP 28386389 A JP28386389 A JP 28386389A JP H03145191 A JPH03145191 A JP H03145191A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistance
- low resistance
- circuit board
- adhesion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は回路基板の電極に関し、特に、電子部品の突起
電極と密着性良く接続され、接続部の接続不良が発生せ
ず、かつ、その接続部の抵抗が低い回路基板の電極に関
する。
電極と密着性良く接続され、接続部の接続不良が発生せ
ず、かつ、その接続部の抵抗が低い回路基板の電極に関
する。
（従来の技術）
絶縁性基板上に配線が形成された回路基板であって、Ｉ
Ｃ等の電子部品が搭載されるものは、電子部品の突起電
極と該配線とを接続するための電極を回路基板上に有し
ている。従来の回路基板の電極は、金属又はＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｉｎ０ｘｉｄｅ）等の導電性材料のう
ちの一種類の材料からなる。電極と電子部品の突起電極
とは、導電性接着剤によって接続されている。
Ｃ等の電子部品が搭載されるものは、電子部品の突起電
極と該配線とを接続するための電極を回路基板上に有し
ている。従来の回路基板の電極は、金属又はＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｉｎ０ｘｉｄｅ）等の導電性材料のう
ちの一種類の材料からなる。電極と電子部品の突起電極
とは、導電性接着剤によって接続されている。
（発明が解決しようとする課Ｈ）
しかしながら、上述の従来技術においては、以下上述べ
る問題点があった。
る問題点があった。
電極が金属からなる場合、回路基板の電極と電子部品の
突起電極との接続部に於いて、抵抗は低いが、密着性が
悪いという問題がある。このため、接続部で断線又は接
続不良が発生したりすることがある。また、電極がＩＴ
Ｏからなる場合、接続部の密着性は良いが、抵抗が高い
という問題がある。このときの抵抗値は、電極が金属で
あるときの抵抗値の１０倍以上の大きさである。このた
め、接続部での電圧降下が大きくなり、それによってＩ
Ｃの誤動作等が発生しやすくなる。
突起電極との接続部に於いて、抵抗は低いが、密着性が
悪いという問題がある。このため、接続部で断線又は接
続不良が発生したりすることがある。また、電極がＩＴ
Ｏからなる場合、接続部の密着性は良いが、抵抗が高い
という問題がある。このときの抵抗値は、電極が金属で
あるときの抵抗値の１０倍以上の大きさである。このた
め、接続部での電圧降下が大きくなり、それによってＩ
Ｃの誤動作等が発生しやすくなる。
本発明は上記課題を解決するためになされたものであり
、その目的とするところは、電子部品の突起電極と密着
性良く接続され、接続部の接続不良が発生せず、かつ、
その接続部の抵抗が低い回路基板の電極を提供すること
にある。
、その目的とするところは、電子部品の突起電極と密着
性良く接続され、接続部の接続不良が発生せず、かつ、
その接続部の抵抗が低い回路基板の電極を提供すること
にある。
（課題を解決するための手段）
本発明は、電子部品の突起電極が導電性接着剤を介して
＃ＭＩＩ！される回路基板の電極であって、該電極は第
一の材料からなる第一の部分と第二の材料からなる第二
の部分とを有しており、該第一の材料は導電性を有して
おり、該第一の材料の抵抗は該第二の材料の抵抗よりも
小さく、該第二の材料の該突起電極に対する密着性は該
第一の材料の該突起電極に対する密着性よりも高く、そ
のことにより上記目的が達成される。
＃ＭＩＩ！される回路基板の電極であって、該電極は第
一の材料からなる第一の部分と第二の材料からなる第二
の部分とを有しており、該第一の材料は導電性を有して
おり、該第一の材料の抵抗は該第二の材料の抵抗よりも
小さく、該第二の材料の該突起電極に対する密着性は該
第一の材料の該突起電極に対する密着性よりも高く、そ
のことにより上記目的が達成される。
また、前記第一の材料はＭｏであることが好ましい。
また、前記第二の材料はＩＴＯであることが好ましい。
（実施例）
以下に本発明を実施例について説明する第１図は実施例
の要部を示す斜視図である。回路基板（不図示）上の配
線４０の端部に於て、配線４０とＩＣ等の電子部品の突
起電極とを接続するための電極ｌＯが設けられている。
の要部を示す斜視図である。回路基板（不図示）上の配
線４０の端部に於て、配線４０とＩＣ等の電子部品の突
起電極とを接続するための電極ｌＯが設けられている。
なお、第１図に示す電極１０と同様の構造を有する複数
の電極が、回路基板上に形成された所定パターンを有す
る配線４０の所定位置に設けられている。
の電極が、回路基板上に形成された所定パターンを有す
る配線４０の所定位置に設けられている。
電極１０は、導電性の高い第一の材料からなる第一の部
分と密着性の高い第二の材料からなる第二の部分とを有
している。第一の部分は低抵抗部２０であり、第二の部
分は低抵抗部２０上に形成された密着部３０である。低
抵抗部２０は電子部品の突起ｉｉ極と電極１０との間を
低抵抗で電気的に接続するための部分であり、密着部３
０の材料よりも抵抗の低い材料によって形成されている
。
分と密着性の高い第二の材料からなる第二の部分とを有
している。第一の部分は低抵抗部２０であり、第二の部
分は低抵抗部２０上に形成された密着部３０である。低
抵抗部２０は電子部品の突起ｉｉ極と電極１０との間を
低抵抗で電気的に接続するための部分であり、密着部３
０の材料よりも抵抗の低い材料によって形成されている
。
抵抗の低い第一の材料として、例えば、Ｍｏ１Ｔ五等の
金属は好適である。一方、密着部３０は電子部品の突起
電極と電極１０との間を密着性良く接続するための部分
であり、低抵抗部２０よりも密着性の良い材料によって
形成されている。密着性の良い第二の材料として、例え
ば、ｆＴｏが好適である。本実施例の密着部３０の平面
視形状は、第１図に示すように、ストライブ状である。
金属は好適である。一方、密着部３０は電子部品の突起
電極と電極１０との間を密着性良く接続するための部分
であり、低抵抗部２０よりも密着性の良い材料によって
形成されている。密着性の良い第二の材料として、例え
ば、ｆＴｏが好適である。本実施例の密着部３０の平面
視形状は、第１図に示すように、ストライブ状である。
次に、本実施例の作製方法について第２図を用いて説明
する。まず、回路基板となるガラス製絶縁基板１上に、
第一の材料としてＭｏをスパッタリング法により堆積し
、Ｍｏ膜（膜厚的３００ＯＡ）２を形成した（第２図（
ａ））。
する。まず、回路基板となるガラス製絶縁基板１上に、
第一の材料としてＭｏをスパッタリング法により堆積し
、Ｍｏ膜（膜厚的３００ＯＡ）２を形成した（第２図（
ａ））。
次に、Ｍｏ膜膜上上７オトレジスト３をスピンコードに
より塗布し、所定温度に加熱してフォトレジスト３を硬
化させた後、フォトレジスト３の所定領域を露光し、現
像することによりフォトレジスト３を所定形状にバター
ニングした（第２図（ｂ））。このフォトレジスト３の
パターンは、Ｍｏ膜２からなる配線４０及び低抵抗部２
ｏのパターンを決めるものであり、回路基板の用途に応
じて設計される。
より塗布し、所定温度に加熱してフォトレジスト３を硬
化させた後、フォトレジスト３の所定領域を露光し、現
像することによりフォトレジスト３を所定形状にバター
ニングした（第２図（ｂ））。このフォトレジスト３の
パターンは、Ｍｏ膜２からなる配線４０及び低抵抗部２
ｏのパターンを決めるものであり、回路基板の用途に応
じて設計される。
フォト１／シスト３を再び加熱硬化させた後、バターニ
ングされたフォトレジスト３をマスクとしてＭｏ膜２を
エツチングすることにより、Ｍｏ膜２をバターニングし
、配線４ｏと電極ＩＱの低抵抗部２０とを形成したく第
２図（Ｃ））。この後、フォトレジスト３を除去した。
ングされたフォトレジスト３をマスクとしてＭｏ膜２を
エツチングすることにより、Ｍｏ膜２をバターニングし
、配線４ｏと電極ＩＱの低抵抗部２０とを形成したく第
２図（Ｃ））。この後、フォトレジスト３を除去した。
次に、絶縁基板１上全面に、第二の材料としてＩＴＯを
スパッタリング法により堆積し、ＩＴＯ膜（膜厚約２０
００大）４を形成した（第２図（ｄ））。
スパッタリング法により堆積し、ＩＴＯ膜（膜厚約２０
００大）４を形成した（第２図（ｄ））。
１７０Ｍ４４上にフォトレジスト５をスピンコードによ
り塗布し、所定温度に加熱してフォトレジスト５を硬化
させた後、フォト１／シスト５の所定領域部分を露光し
、現像することによりフォトレジスト５を所定形状にバ
ターニングした（第２図（ｅ））。このフォトレジスト
５のパターンは、ＩＴＯ膜４からなる密着部３０のパタ
ーンを決めるものであり、本実施例では、低抵抗部２０
上にストライブ状に形成された。
り塗布し、所定温度に加熱してフォトレジスト５を硬化
させた後、フォト１／シスト５の所定領域部分を露光し
、現像することによりフォトレジスト５を所定形状にバ
ターニングした（第２図（ｅ））。このフォトレジスト
５のパターンは、ＩＴＯ膜４からなる密着部３０のパタ
ーンを決めるものであり、本実施例では、低抵抗部２０
上にストライブ状に形成された。
フォトレジスト５を再び加熱硬化させた後、パターニン
グされたフォトレジストＳをマスクとして、ＩＴＯ膜４
をエツチングすることにより、ＩＴｏ膜４をパターニン
グし、電極１０の密着部３０を形成した（第２図（ｆ）
）。この後、フォトレジスト５を除去し、本実施例の回
路基板を作製した。
グされたフォトレジストＳをマスクとして、ＩＴＯ膜４
をエツチングすることにより、ＩＴｏ膜４をパターニン
グし、電極１０の密着部３０を形成した（第２図（ｆ）
）。この後、フォトレジスト５を除去し、本実施例の回
路基板を作製した。
回路基板上には、突起電極を有するＩＣ等の各ｆ！電子
部品が搭載される。電子部品の突起電極と電極１０とは
導電性接着剤によって接続される。
部品が搭載される。電子部品の突起電極と電極１０とは
導電性接着剤によって接続される。
電子部品の突起電極と電極１０との間の密着性はストラ
イブ状の密着部３０によって向上する。また、電子部品
の動作時に於て、電流は密着部３０が形成されていない
領域の低抵抗部２０を主に流れるため、突起電極と電極
１０との間の接続抵抗は低い。
イブ状の密着部３０によって向上する。また、電子部品
の動作時に於て、電流は密着部３０が形成されていない
領域の低抵抗部２０を主に流れるため、突起電極と電極
１０との間の接続抵抗は低い。
このように本実施例によれば、回路基板の電極１０と電
子部品の突起電極とが密着性良く接続され、かつ、その
接続部の抵抗は低抵抗である。従って、接続部の断線又
は接続不良が発生することがないことに加えて、接続部
の抵抗が低いため、接続部での電圧降下によるＩＣの誤
動作等が防止される。
子部品の突起電極とが密着性良く接続され、かつ、その
接続部の抵抗は低抵抗である。従って、接続部の断線又
は接続不良が発生することがないことに加えて、接続部
の抵抗が低いため、接続部での電圧降下によるＩＣの誤
動作等が防止される。
密着部３０の形状は、上記実施例のストライブ状に限ら
れない。電極１０の表面に於て電子部品の突起電極が接
着される面に、低抵抗部２０と密着部３０とが実質的に
交互に配された形状であれば、優れた密着性と低い接続
抵抗を実現できる。
れない。電極１０の表面に於て電子部品の突起電極が接
着される面に、低抵抗部２０と密着部３０とが実質的に
交互に配された形状であれば、優れた密着性と低い接続
抵抗を実現できる。
第３図に示す同心円状、或は第４図に示す市松模様状の
形状は、密着部３０の形状として好適である。
形状は、密着部３０の形状として好適である。
また、上記の何れの実施例も、Ｍｏからなる低抵抗部２
０上にＩＴＯからなる密着部３ｏが形成されたものであ
るが、第５図に示すように、絶縁基板１上のＩＴＯから
なる密着部３０上にＭｏからなる低抵抗部２０が形成さ
れたものであっても良い。この低抵抗部２０の形状は、
電極１０の表面に於て電子部品の突起電極が接着される
面に、低抵抗部２０と密着部３０とが実質的に交互に配
された形状であれば良い。低抵抗部２０の形状としては
、第１図、第３図又は第４図に示す実施例の密着部３０
と同様の形状が好適である。第５図に示す実施例では、
配線４０は低抵抗部２０と同じ材料（Ｍｏ）を用いて低
抵抗部２０と一体的に形成されている。
０上にＩＴＯからなる密着部３ｏが形成されたものであ
るが、第５図に示すように、絶縁基板１上のＩＴＯから
なる密着部３０上にＭｏからなる低抵抗部２０が形成さ
れたものであっても良い。この低抵抗部２０の形状は、
電極１０の表面に於て電子部品の突起電極が接着される
面に、低抵抗部２０と密着部３０とが実質的に交互に配
された形状であれば良い。低抵抗部２０の形状としては
、第１図、第３図又は第４図に示す実施例の密着部３０
と同様の形状が好適である。第５図に示す実施例では、
配線４０は低抵抗部２０と同じ材料（Ｍｏ）を用いて低
抵抗部２０と一体的に形成されている。
第６図に示す実施例は、ＩＴＯからなる密着部３０上に
Ｍｏからなる低抵抗部２０が形成されたものである。配
線４０はＩＴＯを用いて密着部３０と一体的に形成され
ている。配線４０はＩＴＯからなるため、Ｍｏからなる
他の実施例の配線よりも高抵抗である。
Ｍｏからなる低抵抗部２０が形成されたものである。配
線４０はＩＴＯを用いて密着部３０と一体的に形成され
ている。配線４０はＩＴＯからなるため、Ｍｏからなる
他の実施例の配線よりも高抵抗である。
第７図に示す実施例は、低抵抗部２０と同じ材料（Ｍｏ
）からなる配線４０が、ＩＴＯからなる密着部３０上に
低抵抗部２０と同時に形成されたものである。配［４０
は低抵抗部２０と異なる材料を用いて低抵抗部２０と別
々に形成されたものであっても良い。配線４０は密着部
３０を介して絶縁基板１に接着されているため、配線４
０と絶縁基板１との密着性は高い。
）からなる配線４０が、ＩＴＯからなる密着部３０上に
低抵抗部２０と同時に形成されたものである。配［４０
は低抵抗部２０と異なる材料を用いて低抵抗部２０と別
々に形成されたものであっても良い。配線４０は密着部
３０を介して絶縁基板１に接着されているため、配線４
０と絶縁基板１との密着性は高い。
なお、上記何れの実施例に於ても、ＭｏＯ２０びＩ Ｔ
Ｏ４膜はスパッタリング法によって形成されたものであ
るが、他の方法、例えば、電子ビーム蒸着法を用いて形
成されたものであっても良い。
Ｏ４膜はスパッタリング法によって形成されたものであ
るが、他の方法、例えば、電子ビーム蒸着法を用いて形
成されたものであっても良い。
また、電極１０は、第一の材料からなる第一の部分と第
二の材料からなる第二の部分以外に、他の材料からなる
一つ以上の部分を有していても良い。この他の材料が導
電性の高いものであれば、この部分は低抵抗部２０と同
様に機能する。また、この他の材料が密着性の高いもの
であれば、この部分は密着部３０と同様に機能する。
二の材料からなる第二の部分以外に、他の材料からなる
一つ以上の部分を有していても良い。この他の材料が導
電性の高いものであれば、この部分は低抵抗部２０と同
様に機能する。また、この他の材料が密着性の高いもの
であれば、この部分は密着部３０と同様に機能する。
（発明の効果）
このように本発明によれば、ＩＣ等の電子部品の突起電
極と回路基板の電極とが密着性良く接続されるので、接
続部での接続不良が発生することがない。また、該接続
部の抵抗は低抵抗であるので、該接続部での電圧降下に
よる【Ｃの誤動作等が防止される。
極と回路基板の電極とが密着性良く接続されるので、接
続部での接続不良が発生することがない。また、該接続
部の抵抗は低抵抗であるので、該接続部での電圧降下に
よる【Ｃの誤動作等が防止される。
４ の な １
第１図は本発明の実施例を示す斜視図、第２図（ａ）〜
（ｆ）はその実施例の作製方法を説明するための断面図
、第３図は他の実施例を示す平面図、第４図は更に他の
実施例を示す平面図、第５図は更に他の実施例を示す断
面図、第６図は更に他の実施例を示す断面図、第７図は
更に他の実施例を示す断面図である。
（ｆ）はその実施例の作製方法を説明するための断面図
、第３図は他の実施例を示す平面図、第４図は更に他の
実施例を示す平面図、第５図は更に他の実施例を示す断
面図、第６図は更に他の実施例を示す断面図、第７図は
更に他の実施例を示す断面図である。
ｌ・・・絶縁基板、２・・・Ｍｏ膜、３・・・フォトレ
ジスト、４・・・ＩＴＯ膜、５””フォトレジスト、１
０・・・電極、２０・・・低抵抗部、３０・・・密着部
、４０・・・配線。
ジスト、４・・・ＩＴＯ膜、５””フォトレジスト、１
０・・・電極、２０・・・低抵抗部、３０・・・密着部
、４０・・・配線。
以上
Claims (3)
- １．電子部品の突起電極が導電性接着剤を介して接続さ
れる回路基板の電極であって、 該電極は第一の材料からなる第一の部分と第二の材料か
らなる第二の部分とを有しており、該第一の材料は導電
性を有しており、該第一の材料の抵抗は該第二の材料の
抵抗よりも小さく、該第二の材料の該突起電極に対する
密着性は該第一の材料の該突起電極に対する密着性より
も高い、 回路基板の電極。 - ２．前記第一の材料はＭｏである請求項１に記載の回路
基板の電極。 - ３．前記第二の材料はＩＴＯである請求項１又は２に記
載の回路基板の電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283863A JPH03145191A (ja) | 1989-10-30 | 1989-10-30 | 回路基板の電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283863A JPH03145191A (ja) | 1989-10-30 | 1989-10-30 | 回路基板の電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03145191A true JPH03145191A (ja) | 1991-06-20 |
Family
ID=17671151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1283863A Pending JPH03145191A (ja) | 1989-10-30 | 1989-10-30 | 回路基板の電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03145191A (ja) |
-
1989
- 1989-10-30 JP JP1283863A patent/JPH03145191A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100349896B1 (ko) | 집적회로칩의실장구조체및그실장방법 | |
| WO2007034759A1 (ja) | チップ抵抗器 | |
| US6856234B2 (en) | Chip resistor | |
| JPH11144904A (ja) | チップ電子部品 | |
| JP3083845B2 (ja) | 半導体装置 | |
| JPH03145191A (ja) | 回路基板の電極 | |
| JPH11145595A (ja) | 表面実装部品の実装構造 | |
| US5314788A (en) | Matrix printed board and process of forming the same | |
| US7999191B2 (en) | Method for making cable with a conductive bump array, and method for connecting the cable to a task object | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| CN108712823B (zh) | 导电端子及其制作方法和绑定方法、电路板的绑定方法 | |
| JP2017112188A (ja) | 電子部品 | |
| KR100279112B1 (ko) | 기판에 전기 전도성 접점을 형성하는 방법 | |
| US7990734B2 (en) | Semiconductor memory module with reverse mounted chip resistor | |
| JPH06849Y2 (ja) | 印刷配線基板 | |
| JP2004087575A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JP2000124587A (ja) | 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法 | |
| JP2000299342A (ja) | バンプ電極及びその製造方法 | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| JPH0727610Y2 (ja) | 可変抵抗器の電極構造 | |
| JPH0256943A (ja) | 回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法 | |
| JP3607068B2 (ja) | 電気部品 | |
| JPH11273901A (ja) | チップ型抵抗器の構造 | |
| JP3788255B2 (ja) | 電極パターンの形成方法及び電気光学装置の製造方法 |