JPH03145219A - ミキシング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はミキシング回路に関し、特にデルタ変調によ
り符号化された複数のディジタル信号を加算するための
ミキシング回路に関する。

〔従来の技術〕

デルタ変調により符号化されたディジタル信号は一標本
化前の値に対する差分の情報しかもっておらず、アナロ
グ信号の絶対値に対応する情報を有しない。そのため、
デルタ変調により符号化された複数のディジタル信号を
加算する場合、符号化されたディジタル信号を単に加算
したのでは所望の加算結果は得られない。このため、デ
ルタ復調器によりディジタル信号をアナログ信号に復調
し、アナログ信号の状態で加算することが従来より行わ
れている。

第３図は上記のようなディジタル信号を加算するための
従来のミキシング回路を示すブロック図である。第１の
入力端子８にはデルタ変調により符号化された第１のデ
ィジタル信号Ｄ１が与えられる。この第１のディジタル
信号Ｄｔは、第１の電流制御回路１及び第１の積分器３
より成る電流積分型デルタ復調器Ｘに入力される。第１
の電流制御回路１は第１のディジタル信号Ｄ１の符合内
容に応じて電流の方向及びその大きさを決定する。

つまり、信号を電流値として表わしている。この電流を
第１の積分器３で積分°することによって第１のディジ
タル信号ＤＩは第１のアナログ信号Ａ１に変換される。

同様に、第２の入力端子９に与えられた第２のディジタ
ル信号Ｄ２は、第２の電流制御回路２及び第２の積分器
４より成る電流積分型デルタ復調器Ｙに入力される。そ
して、第２のディジタル信号Ｄ２は上述したのと同様の
動作によって、第２の電流制御回路２及び第２の積分器
４によって第２のアナログ信号Ａ２に変換される。

その後、上記第１．第２のアナログ信号Ａ１゜Ａ２は加
算されるが、以下これについて説明する。

通常、第１．第２の積分器３．４は出力信号を電圧とし
て出力するためその出力インピーダンスはかなり低い。

そのため、第１．第２の積分器３゜４の出力を何も介さ
ず直接接続すると互いに干渉し合い、第１の積分器３の
出力電圧と第２の積分器４の出力電圧との和の電圧が得
られない。これを防止するため、積分器３．４の出力に
干渉防止用の抵抗５，６を接続し、出力インピーダンス
を増加させ加算することにより互いの干渉を排除してい
る。しかし、抵抗５．６により出力インピーダンスが増
加するので、バッファアンプ７により出力インピーダン
スを再び下げている。このうよにして、出力端子１０に
第１．第２のアナログ信号Ａ　　、Ａ２の加算結果が出
力される。

〔発明が解決しようとする課題〕

従来のミキシング回路では積分されたアナログ信号を加
算するので加算しようとする信号の数と同数の積分器が
必要で、更に積分器間の干渉を防止する抵抗、出力イン
ピーダンスを下げるためのバッファアンプが必要となり
、回路規模が大きくなるという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、回路規模の小さいミキシング回路を得ること
を目的とする。

〔課題を解決するための手段〕

この発明に係るミキシング回路は、デルタ変調により符
号化されたディジタル信号を該ディジタル信号の符号内
容に応じた大きさと方向の電流に変換する電流制御回路
と、電流制御回路に接続され、電流制御回路からの電流
を積分することによりディジタル信号をアナログ信号に
変換する積分器とを有する電流積分型デルタ復調器の電
流制御回路を複数設け、複数の電流制御回路により変換
された電流を合威し、積分回路により積分するようにし
たことを特徴とする。

〔作用〕

この発明においては電流積分型デルタ復調器の電流制御
回路を複数設け、該複数の電流制御回路により変換され
た電流を合威し１つの積分回路により積分するようにし
たので、積分回路の数が減少するとともに干渉防止用の
抵抗及び出力インピーダンスを下げるためのバッファア
ンプが不要となる。

〔実施例〕

第１図はこの発明に係るミキシング・回路の一実施例を
示すブロック図である。図において、第３図に示した従
来回路との＋目違点は、第２の積分器４、抵抗５．６及
びバッファアンプ７をなくし、第１．第２の電流制御回
路１，２の出力電流を加算後、積分器３（第１の積分器
）に与えるようにしたことである。

次に動作について説明する。デルタ変調により符号化さ
れた第１．第２のディジタル信号Ｄ１゜Ｄ２は、入力端
子８，９を介し第１．第２の電流制御回路１．２及び積
分器３より成る電流精分型デルタ復調器２に入力される
。ディジタル信号り、Ｄ２は第１．第２の電流制御回路
１．２により各々の停号の符号内容に応じた大きさと方
向を有する電流に変換される。この変換された電流が合
成され、積分器３に与えられ、積分器３から、ディジタ
ル信号り、Ｄ２の和に相当するアナ口グ信号Ａ　が出力
される。このように、第１．第２の電流制御回路１．２
の出力電流を加算して１つの積分器３に与えるようにし
たので、従来のように積分器の出力が互いに干渉しあう
ことはない。

そのため、従来のような干渉防止用の抵抗５．６が不要
となり、これに伴い、抵抗５，６を設けることにより増
加した出力インピーダンスを低下させるためのバッファ
アンプ７も不要となる。１氏抗５．６及びバッファアン
プ７が不要となることカーら従来に比し回路規模が小さ
くなる。

第２Ａ図は第１の電流制御回路１の一構成例を示す回路
図である。図において、１４ａは予測器であり、デルタ
変調により符号化された第１のディジタル信号Ｄ　が所
定回数連続して“Ｈ”もしくは“Ｌ”であるか否かを判
断して、ディジタル信号Ｐ１　を出力する。スイ・ソチ
１５　は、信号Ｐｌ　により制御される。スイ・フチ１
５８．抵抗Ｒ１、コンデンサＣ１，は直列接続され、電
源・接地間に接続されている。抵抗Ｒ２，は、コンデン
サＣ１に貯えられた電荷を放電させるためのちのであり
、コンデンサＣ１，と並列：こ接続されている。なお、
抵抗Ｒ１ａ、Ｒ２，，コンデンサＣ１の共通接続点をノ
ードＸ　とする。スイａ ッチ１６　は、第１のディジタル信号Ｄｉのレベルに応
じてその極性が切り換わるスイ・ソチである。

スイッチ１６　の一方端と電源間及び他方端と接地間に
は各々電流源１７ａが接続されてち）る。電流源■７　
は、ノードＸ　の電位に応じその電流ａ 量が変化する。

第２Ｂ図は第２の電流制御回路２の一構成例を示す回路
図である。この第２の電流制御回路２の構成は上述した
第１の電流制御回路１の溝底と同様である。第２の電流
制御回路２においては第↓の電流制御回路１で示した各
素子の添字をａからｂに変更している。

次に、第２Ａ図を用いながら動作について説明する。第
１のディジタル信号Ｄｔが入力端子８に入力される。予
測器１４ａは、第１のディジタル信号Ｄ１が所定回数“
Ｈ“あるいは“Ｌ”であるか否かを判定し、信号Ｐ１．
を出力する。スイッチ１５　は、信号Ｐ１　を受け、信
号Ｐ１ａが前Ｂ　　　　　　　　　　　　　　　ａ 記所定回数連続であると判定されたときの信号である場
合、オンする。すると、抵抗Ｒ１，を介しコンデンサＣ
１が充電され、ノードＸａの電αは上昇する。ノードＸ
　の電位が上昇すると、電流源１７　の電流値は増加す
る。

一方、信号Ｐ１　が前記所定回数連続でないと判定され
たときの信号である場合、スイッチ１５、はオフする。

すると、コンデンサＣ１ａに充電された電荷は抵抗Ｒ２
を介し放電され、ノードＸ　の電位は次第に低下する。

ノードＸ、の電位が低下すると電流源１７　の電流値は
減少する。

スイッチ１６　は第１のディジタル信号Ｄｔのレベルに
応じその極性が切り換えられ、この切り換えられた極性
に応じて電流源１７．から積分器３に電流が供給された
り、積分器３から電流が引き抜かれたりする。このよう
にして第１のディジタル信号り、の符号内容に応じた大
きさと方向の電流が出力される。第２の電流制御回路２
の動作についても同様であり、第２のディジタル信号Ｄ
２に応じた大きさと方向の電流が出力される。

第２Ａ図、第２Ｂ図に示すように、第１．第２の電流制
御回路１．２の出力部は各々電流源１７ａ、１７ｂによ
り構成されているので、第１．第２の電流制御回路１，
２の出力を互いに接続すると電流源１７ａ、１７ｂが並
列に接続されることにより、第１．第２の電流制御回路
１．２の出力電流の加算が容易に行える。

第２Ｃ図は、積分器３の一構成例を示す回路図である。

積分器３は、演算増幅器１８．コンデンサＣ２，抵抗Ｒ
３より成る。清算増幅器１８の十入力には基準電圧Ｖ　
　が人力されている。演算ｅｆ 増幅器１８の出力と一人力の間にはコンデンサＣ２と抵
抗Ｒ３の並列回路体が接続されている。このように構成
された積分器３により第１．第２の電流制御回路１．２
の出力電流の和が積分され、出力端子１０には、第１．
第２のディジタル信号り、、Ｄ２に対応するアナログ信
号の絶対値の和が出力される。

なお、上記実施例では２つのディジタル信号Ｄ１．Ｄ２
を加算する場合について説明したが、加算すべきディジ
タル信号の数はいくらでもよく、加算すべきディジタル
信号の数が多いほど、従来型に対し、回路規模の縮少の
割合が大きくなる。

また、積分器３は第２Ｃ図に示したように通′２；９、
コンデンサと抵抗とを組み合わせたＣＲ型構成とされて
おり、集積化した場合、一般にコンデンサは集積化が困
難な大きさのため、外付される。この発明では、積分器
の数を従来よりも減らすことができるので、集積化した
場合、外付コンデンサの数も少なくなり、これに伴い端
子数も少なくなる。

〔発明の効果〕

以上のようにこの発明によれば、デルタ変調により符号
化されたディジタル信号を該ディジタル信号の符号内容
に応じた大きさと方向の電流に変換する電流制御回路と
、電流制御回路に接続され、電流制御回路からの電流を
積分することによりディジタル信号をアナログ信号に変
換する積分器とを有する電流積分型デルタ復調器の電流
制御回路を複数設け、複数の電流制御回路により変換さ
れた電流を合成し、積分器により積分するようにしたの
で、従来のように加算しようとするディジタル信号の数
と同数の積分器を設ける必要がなくなるとともに、干渉
防止用の抵抗及び出力インピーダンスを下げるためのバ
ッファアンプが不要となる。その結果、回路規模の小さ
いミキシング回路を得ることができるという効果がある
。

【図面の簡単な説明】

第１図はこの発明に係るミキシング回路の一実施例を示
すブロック図、第２Ａ図及び第２Ｂ図は第１図に示した
電流制御回路の一構成例を示す回路図、第２Ｃ図は第１
図に示した積分器の一構成例を示す回路図、第３図は従
来のミキシング回路の構成を示すブロック図である。 図において、１及び２は電流制御回路、３は積分器であ
る。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）デルタ変調により符号化されたディジタル信号を
   該ディジタル信号の符号内容に応じた大きさと方向の電
   流に変換する電流制御回路と、前記電流制御回路に接続
   され、前記電流制御回路からの電流を積分することによ
   り前記ディジタル信号をアナログ信号に変換する積分器
   とを有する電流積分型デルタ復調器の前記電流制御回路
   を複数設け、前記複数の電流制御回路により変換された
   電流を合成し、前記積分回路により積分するようにした
   ことを特徴とするミキシング回路。