JPH03145280A - 同期パルス検出用ディジタル回路配置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタルテレビジョン信号内に含まれる、
ほぼピークレベルに等しい振幅を有する水平又は垂直同
期パルスを検出する回路配置であって、テレビジョン信
号がカットオフレベルをピークレベルの方向に越える信
号部分を分離する分離段を具えたディジタル回路配置に
関するものである。

（従来の技術及び発明が解決しようとする課題）同期パ
ルスを検出するこのタイプの回路配置ではカットオフレ
ベルをピークレベルの方向に越えるテレビジョン信号の
信号部分を分離段で分離してこれらパルスを検出してい
る。分離された信号部分はだいたいにおいて同期パルス
を表わす。しかし、この方法はテレビジョン信号が妨害
されているとき重大なエラーを生ずる。即ち、同期パル
スがいつもカットオフレベルを越える適正な振幅を有す
るとは限らない場合には、同期パルスが分離されない。

他の問題は、カットオフレベルがしばしば正しい値から
ずれて誤った同期パルスを検出したり同期パルスを検出
しそこなったりする点にある。

従来の殆どの回路配置においては、同期パルスが予想さ
れる瞬時（例えば後続の位相制御回路により決定される
）においてテレビジョン信号のレベルを決定し、次いで
カットオフレベルをそれより僅かに低いレベルに設定す
ることによりカットオフレベルを再現している。しかし
、この方法はテレビジョン信号のレベルが決定される期
間が同期パルスと正確に一致するときにしか機能しない
。

後続の位相制御ループの僅かな同期外れの場合でも、テ
レビジョン信号のレベルが例えば信号のポーチ部分で決
定されてしまい、これにより直ちに誤ったカットオフレ
ベルを生ずることになる。

欧州特許願第０２４４２３９号に、同期パルスのエツジ
を検出するようにした同期パルス分離段が開示されてい
る。そして、分離した信号を用いてカットオフレベルを
発生させている。しかし、これには同期パルスが鋭いエ
ツジを有するという前提条件が必要である。即ち、この
条件が存在するときにしかパルスのエツジを検出するこ
とができず、例えば妨害されたテレビジョン信号の場合
のようにパルスエツジに対するこの基準が達成されない
場合にはテレビジョン信号の誤った信号部分を同期パル
スとして検出してしまう。そしてこの結果としてカット
オフレベルの誤った設定が生ずる。

本発明の目的は、特に妨害されたテレビジョン信号の場
合に同期パルスのフェールセーフＬ＝Ｈ＆を与えるよう
にした頭書に記載したタイプのディジタル回路配置を提
供することにある。

（課題を解決するための手段） 本発明は、この目的を達成するために、前記分離段にお
いてテレビジョン信号部分が分離される時間インターバ
ル中において瞬時サンプル値が記憶サンプル値を同期パ
ルスのピークレベルの方向に越えると、き記憶サンプル
値を瞬時サンプル値と置き換えると共にマーカパルスを
発生するレベル検出器を設け、且つ順次の同期パルス間
の各時間インターバルにおいて記憶サンプル値を同一の
所定の瞬時に消去させ、且つ記憶サンプル値の消去前の
最後のマーカパルスにより検出同期パルスを示すように
したことを特徴とする。

順次の同期パルス間においてサンプル値を含むメモリを
全ての時間インターバルに対し同一の所定の瞬時にクリ
アさせる。この瞬時からスタートすると、実際の瞬時サ
ンプル値は最初に常に零値と比較されるため、分離段に
おいて最初に信号部分が分離されるとき、このとき得ら
れるサンプル値は殆どの場合零より大きいのでこのサン
プル値がメモリに記憶されると同時にマーカパルスが発
生する。その後は、分離段における信号部分の分離中に
瞬時サンプル値が記憶サンプル値より高い値を有すると
きにのみマーカパルスを発生する。

この処理はメモリの次の消去処理まで続く。このように
すると、メモリの２つの消去処理間で発生する最終マー
カパルスはテレビジョン信号の最大レベルに対応するマ
ーカパルスになる。従って、このマーカパルスは検出同
期パルスを示すものとなる。

同期パルスを検出するこの回路配置では２つの基準を用
いている。第１の基準はテレビジョン信号がカットオフ
レベルをピークレベルの方向に越えることである。カッ
トオフレベルを越える信号部分が分離段において既知の
ように分離される。

しかし、前述したように、カットオフレベルは場合によ
り誤った値を有し得るので、第２の基準を用いる。この
第２の基準はサンプル値の相対レベルも同期パルスの検
出に考慮に入れることにある。

これは、同期パルスは最高レベルを有するという前提条
件に基づくものである。この前提条件はテレビジョン信
号が妨害されているときでも正しい。

本発明ではテレビジョン信号のレベル又は同期パルスの
レベルの変動は何の妨害影響も与えない。

これは、メモリの２つの消去処理間の各時間インターバ
ルにおいてレベル検出が零レベルから再開始され、従っ
てテレビジョン信号のレベルの変動は何の悪影響も与え
ないからである。本発明では同期パルスのレベル又はそ
のパルス波形についても何の前提条件を必要としない。

本発明の回路配置はカットオフレベルを決定する方法を
任意に選択することができるという追加の利点を有する
。とにかく、誤ったカットオフレベルの場合でも、メモ
リの２つの消去処理間の最後のマーカパルスは高い確度
で正しい同期パルスを示すため、後続の位相制御ループ
の同期化がかなり促進される。従って後続の位相制御ル
ープはかなり高速に同期化される。従って、カットオフ
レベルを、後続の位相制御ループにより決定される同期
パルスの予想瞬時にテレビジョン信号からレベル値を取
り出し、このレベル値に依存して決定する場合、位相制
御ループが極めて急速に正しく同期するためカットオフ
レベルも急速に適正値に補正される。

これに加えてこの回路配置は極めて高い信頼度で無妨害
動作する。これは、テレビジョン信号内に存在する同期
パルスのレベル方向の妨害は同期パルスのレベルまで到
達しないため抑圧され、後続の回路配置、例えば位相制
御ループの同期化の妨害を生じないためである。

本発明の他の例では、各時間インターバルにおいて記憶
サンプル値を消去する瞬時を各ライン又は各フィールド
の画像内容を含むアクティブ部分の終了時に位置させる
。

メモリがクリアされるこの瞬時から出発すると、次に表
れるマーカパルスが高い確度で実際の同期パルスの検出
を表わすものとなる。これは、消去処理前の短時間がブ
ランキング期間であり、この期間内に同期パルスが発生
するためである。妨害されないテレビジョン信号の場合
にはこの第１マーカパルスの後に更にマーカパルスが発
生することはない。

本発明の更に他の例では、本発明の回路配置にカウンタ
を含むディジタル位相制御ループを後続させ、且つ記憶
サンプル値の消去を前記カウンタの所定のカウント位置
でトリガさせる。

本発明の回路配置には一般にディジタル位相制御ループ
が後続される。ディジタル位相制御ループはカウンタを
具え、このカウンタは位相比較器内において位相制御ル
ープからの信号と外部から供給される信号との位相差を
決定するものである。

このカウンタは２つの順次の同期パルス間の所定の時間
インターバルにおいてサンプル値メモリの消去を行わせ
るのに用いることもできる。

本発明の他の例では、マーカパルスを位相制御ループに
含まれる位相比較器に供給し、所定のカウント位置の前
に決定された最終位相測定値のみを位相比較器の後段の
ループフィルタに供給するようにする。

ディジタル位相制御ループを用いれば、時間インターバ
ル中に決定される複数個の位相測定値から１つの位相測
定値のみを更に処理させること、即ちこの測定値を後段
のループフィルタに供給することが簡単にできる。従っ
て、本発明の回路配置によればサンプル値メモリの消去
処理前の最後のマーカパルスのみを常に簡単に評価する
ことができる。

（実施例） 図面を参照して本発明の実施例を詳細に説明する。

第１図に示す基本回路図は本発明による水平同期パルス
検出用ディジタル回路配置を示す。この回路配置は、テ
レビジョン信号のレベルを所定の時間インターバルで測
定しこのレベルに応じてカットオフレベルを決定する分
離段で動作する。

同期パルスを検出する実際の回路配置は低域通過フィル
タ１を具え、ここでこのフィルタに供給されるディジタ
ルテレビジョン信号から高周波信号部分を除去する。こ
の低域通過フィルタの後段に比較器２を具える。この比
較器２において低域フィルタｌの出力信号を最初に反転
し、次いで固定のカットオフレベルと比較する。このカ
ットオフレベルは、画像内容を含むアクティブ信号部分
を分離するように選択しておく。この比較器２において
は同期パルスのみの分離はまだ行われない。

比較器２の後段に他の比較器３を具え、この比較器によ
り比較器２により発生された信号から、可変カットオフ
レベルをピークレベルの方向に越える信号部分を分離す
る。この可変カットオフレベルは、比較器２により発生
された信号のレベルを所定のインターバルで測定し可変
カットオフレベルをこの測定したピーク値の振幅の半分
に固定する同期増幅器４により決定される。この同期増
幅器４は第１図に示す回路配置の後段に配置される例え
ば位相制御ループにより制御することができる。

比較器３の後段に、比較器３により発生された信号の正
エツジを検出し、プリセット可能な時間遅延後にパルス
を発生するパルス整形器５を具える。

パルス整形器５により発生されたパルスを水平同期パル
ス検出用ディジタル回路配置に供給し、その目的は比較
器２において反転され固定されたカットオフレベルと比
較されたディジタル低域通過テレビジョン信号を信号入
力端子１１に受信するレジスタｌＯをクロックすること
にある。このレジスタ１０の出力１２を比較器１４の第
１入力端子１３に供給すると共にレジスタ１６の入力端
子１５に供給する。

比較器１４の出力端子１１を他のレジスタ１９の入力端
子１８に接続し、その出力端子２０からマーカパルスを
発生させると共にこの出力端子２０をマルチプレクサ２
２の入力端子２１に接続する。このマルチプレクサ２２
の出力端子２３をレジスタ２５の入力端子２４に接続す
る。このレジスタ２５はレジスタ１９と同様に、ディジ
タルテレビジョン信号のサンプリングレートに対応する
クロック信号ＣＬＫによりクロックされる。レジスタ２
５の出力端子２６を比較器１４の第２入力端子２７に接
続すると共にマルチプレクサ２２の第１入力端子２８に
接続する。マルチプレクサ２２の第２入力端子２９はレ
ジスタ１６の出力端子３０に接続する。このレジスタも
クロック信号ＣＬＫによりクロックされる。

レジスタ１６及び２５は２つの同期パルス間のプリセッ
ト可能な瞬時に発生する信号によりリセットし、この信
号はこの回路配置の後段に配置される例えば位相制御ル
ープ（図示せず）から取り出すことができ・る。

第１図に示す回路配置の動作モードを第２及び３図に示
す当該回路配置内で発生するいくつかの信号を参照して
以下に詳細に説明する。

第２図は同期増幅器４で決定されるカットオフレベルが
正しい値を有する場合に対応する。

第２図において信号Ａは低域通過フィルタｌの出力信号
を表わす。この信号はディジタルテレビジョン信号であ
り、第２図には約３画像ラインに亘って示しである。第
２図にはこの信号を明瞭のためアナログ形態で示しであ
るが、実際にはディジタルテレビジョン信号の離散サン
プル値を含む。

信号Ｂはアクティブ信号部分を分離するための固定のカ
ットオフレベル（第２図に図示せず）と比較して得られ
た信号Ａの反転信号を示す。この信号Ｂは比較器２の出
力信号である。

比較器３において信号Ｂを同期増幅器４で発生された信
号変化Ｃで示すカットオフレベルと比較する。比較器３
で行われるこの比較において、信号Ｂがカットオフレベ
ルＣを同期パルス即ちピークレベルの方向に越える信号
部分が分離される。

これらの分離された信号部分は比較器３の出力信号を表
し、第２図に信号変化りで示しである。信号Ｂのレベル
がカットオフレベルＣより上にあるときにのみパルスが
信号変化りに発生すること明らかである。

パルスＤはパルス整形器５により更に処理し、これによ
りパルスＤの各正エツジを検出しプリセット可能な時間
遅延後にパルスを発生する。プリセット可能な時間遅延
は例えばカウンタにより発生させることができる。パル
ス整形器のこれら出力パルスを第２図に信号変化Ｅで示
す。

ここで、従来の技術では信号変形已に従うこれらパルス
を同期パルスとして直接使用し、従ってこれらパルスを
例えば後続の位相制御ループに供給する点に留意された
い。

しかし、第１図に示す回路配置においてはこれらパルス
はレジスタ１０をクロックするという追加の役目がある
。この場合、信号Ｅがパルスを示すたびに信号Ｂの新し
いサンプル値がレジスタ１０に人力される。比較器１４
においてレジスタｌＯに記憶されたサンプル値がレジス
タ２５に記憶されているサンプル値と比較される。新し
いサンプル値はパルスＥが発生するときにのみレジスタ
１０に入力されるため、比較器１４での新しい比較は比
較器３でテレビジョン信号の信号部分が分離されるとき
にのみ行われる。レジスタ１０に記憶されたサンプル値
がレジスタ２５に記憶されているサンプル値より大きい
場合には比較器１４はその出力端子１７にパルスを発生
し、レジスタ１９に供給する。クロック信号ＣＬＫの次
のクロックパルスにおいてこのパルスがレジスタ１９の
出力端子２０に現れ、マーカパルスを形成する。このパ
ルスは同時にマルチプレクサ２２を入力端子２８から入
力端子２９へ切換えるのにも用いる。この結果、レジス
タ１６に既に入力されているレジスタｌＯに記憶された
実際のサンプル値がレジスタ２５の入力端子２４に供給
され、前記衣のクロックパルスでこのレジスタに記憶さ
れる。結局、信号部にパルスが現れると、このときレジ
スタ１０に記憶された瞬時サンプル値がレジスタ２５に
既に記憶されているサンプル値より大きいときにこの瞬
時サンプル値が常にレジスタ２５に人力されることにな
る。

マーカパルスであると共にマルチプレクサ２２の制御信
号でもあるレジスタ１９の出力信号を第２図に信号変化
Ｓで示しである。カットオフレベルＣが正しく決定され
ている第２図に示す場合には、信号Ａ又はＢが同期パル
スを含む瞬時にのみ信号Ｓにパルスが発生する。

第２図にはレジスタ１０及び２５をプリセット可能な瞬
時にリセットさせるための信号Ｆ　ＨＰＬＬも示す。

この信号は、例えば当該回路配置に後続する位相制御ル
ープ（図示せず）から取り出すことができる。信号Ｆ　
ＨＰＬＬの各パルスにおいて瞬時サンプル値を記憶サン
プル値と比較する処理が再び始めから開始され、信号Ｆ
　ＨＰＬＬのパルスによりレジスタ２５がクリアされる
ため最初は信号値零との比較が行われる。この結果、信
号Ｅのパルスによりレジスタ１０に入力される第１サン
プル値は一般に零より大きいためレジスタ２５にも入力
される。その後は新しいサンプル値がレジスタ２５に記
憶されているサンプル値を越えるとき及びパルスＥが発
生するときにのみレジスタ２５に入力される。

第２図に示す例では、テレビジョン信号が信号Ｆ　ＨＰ
ＬＬの２つのパルス間の時間インターバルにおいて可変
カットオフレベルを１度越えるだけであるから、レジス
タ２５はこの時間インターバル中に１度だけ再びロード
される。これは本例では可変カットオフレベルが正しく
決定されていることによる。

第３図は第２図と同一の信号を示し、第３図の場合には
可変カットオフレベルＣが正しく決定されていない点が
相違する。これは、同期増幅器４が動作してテレビジョ
ン信号のレベルを決定しこれから可変カットオフレベル
を決定する瞬時が正しく選択されないことにより生ずる
。これは、これらの瞬時を例えば第１図の回路配置に後
続する位相制御ループから取り出す場合には、位相制御
ループが正しく同期してない場合に生ずる。

第３図に示す信号変化Ａ及びＢは第２図のものと同一で
ある。

しかし、信号変化Ｃで示す可変カットオフレベルは上述
の原因のために正しくない値を有している。その結果と
して同期パルスがポーチ部分と一賭に分離されるのみな
らず、信号部分も分離される。従って、第３図に示す例
では、信号Ｄ、即ち比較器３の出力信号は信号Ａの２つ
の同期パルス間でその値を数回変化する。信号Ｅのパル
スはパルス整形器５において信号りの各正エツジに応答
して発生される。信号Ｅの各パルスに応答して新しいサ
ンプル値がレジスタ１０に入力され、比較器１４により
このサンプル値がレジスタ２５に既に記憶されているサ
ンプル値と比較される。この処理は信号Ｆ　ＨＰＬＬの
各パルスで始めから再び開始される。

第３図に示す例では信号Ｆ　１（ＰｕＬの２つのパルス
間に２つのマーカパルスが発生する。信号Ｆ　ＨＰＬＬ
のパルス後に第１のマーカパルスが発生する。これは、
この瞬時にテレビジョン信号の信号部分が分離され、関
連するサンプル値がこの瞬時にまだ零であるレジスタ２
５の記憶サンプル値より大きいためである。

次に第２のマーカパルスが発生する。これはこの瞬時に
信号Ｅのパルスが発生し、即ちテレビジョン信号から信
号部分が分離され、信号Ｂの関連するサンプル値が信号
Ｅ及びＳの第１のパルスと関連するサンプル値より大き
いからである。第３図に示す例では信号Ａの反転信号Ｂ
において画像内容を含むアクティブ信号の値より幾分高
い信号を有するポーチの縁から第２のマーカパルスが発
生する。

従って、信号Ｆ　ＨＰＬＬのパルスにより行われる記憶
サンプル値の２つの消去（リセット）処理間において最
後に発生する信号Ｓのマーカパルスは検出同期パルスを
示す。

カットオフレベルＣの値が不正確に決定され誤った値に
ある第３図の場合には、リセット処理前のこの最後の同
期パルスはポーチでトリガされる。

ポーチは同期パルス前の比較的短い部分であるから、こ
のマーカパルスは信号Ｂに含まれる同期パルスと時間的
に比較して僅かにずれた位置に位置する。従って、当該
回路配置の直後に配置される位相制御ループはほぼ正し
く同期するようになって、同期増幅器が可変カットオフ
レベルの値を決定するための信号Ｂのレベルを検出する
瞬時がほぼ正しくなる。その結果としてカットオフレベ
ルＣがゆっくり増大する。このカットオフレベルＣの増
大中に同期パルスが正しい瞬時に検出されるため、位相
制御ループが正確に同期するようになる。

第１図の回路配置に使用する、比較器２及び３と同期増
幅器４とパルス整形器５から成る分離段はもっと簡単な
構成のものとすることができ、例えば同期増幅器４と比
較器３のみで実現することもできる。更に、カットオフ
レベルは、例えば同期パルスのエツジをそれらの勾配を
測定して検出する場合に他の方法で決定することもでき
る。

【図面の簡単な説明】

第１図は本発明による水平同期パルス検出用ディジタル
回路配置の基本回路図、 第２図はカットオフレベルが正しい場合における第１図
の回路配置のいくつかの信号の波形図、第３図はカット
オフレベルが正しくない場合における第２図と同様の信
号波形図である。 １・・・低域通過フィルタ　　２・・・比較器３・・・
比較器　　゛　　　　　４・・・同期増幅器５・・・パ
ルス整形器ｔｏ・・・レジスタ１４・・・比較器　　　
　　　　１６・・・レジスタ１９・・・レジスタ　　　
　　　２２・・・マルチプレクサ２５・・・レジスタ ＨＰＬＬ Ｆｊ６．２

Claims (1)

1. 【特許請求の範囲】 １、ディジタルテレビジョン信号内に含まれる、ほぼピ
   ークレベルに等しい振幅を有する水平又は垂直同期パル
   スを検出する回路配置であって、テレビジョン信号がカ
   ットオフレベルをピークレベルの方向に越える信号部分
   を分離する分離段を具えたディジタル回路配置において
   、 前記分離段においてテレビジョン信号部分 が分離される時間インターバル中において瞬時サンプル
   値が記憶サンプル値を同期パルスのピークレベルの方向
   に越えるとき記憶サンプル値を瞬時サンプル値と置き換
   えると共にマーカパルスを発生するレベル検出器を設け
   、且つ順次の同期パルス間の各時間インターバルにおい
   て記憶サンプル値を同一の所定の瞬時に消去させ、且つ
   記憶サンプル値の消去前の最後のマーカパルスにより検
   出同期パルスを示すようにしたことを特徴とする同期パ
   ルス検出用ディジタル回路配置。 ２、２個の順次の同期パルス間の各時間インターバルに
   おいて記憶サンプル値を消去する瞬時は画像内容を含む
   画像ラインのアクティブ信号部分の終了時に位置させた
   ことを特徴とする請求項１記載のディジタル回路配置。 ３、当該ディジタル回路配置にカウンタを含むディジタ
   ル位相制御ループを後続させ、記憶サンプル値の消去を
   前記カウンタの所定のプリセット可能なカウント位置で
   トリガさせるようにしたことを特徴とする請求項１又は
   ２記載のディジタル回路配置。 ４、マーカパルスを位相制御ループ内に設けられている
   位相比較器に供給し、前記プリセット可能なカウント位
   置の前の最後に決定された位相測定値のみを位相比較器
   の後段のループフィルタに供給するようにしたことを特
   徴とする請求項３記載のディジタル回路配置。 ５、前記レベル検出器は前記分離段においてテレビジョ
   ン信号部分が分離される時間インターバル中にテレビジ
   ョン信号の瞬時サンプル値をメモリ（２５）に記憶され
   ているサンプル値と比較する比較器を具え、瞬時サンプ
   ル値が記憶サンプル値を同期パルスの方向に越える場合
   に瞬時サンプル値を前記メモリ（２５）に記憶させる信
   号を発生させるようにしたことを特徴とする請求項１〜
   ４の何れかに記載のディジタル回路配置。 ６、瞬時サンプル値を記憶させる信号をマーカパルスと
   しても用いることを特徴とする請求項５記載のディジタ
   ル回路配置。