JPH03147457A - 交換機における周辺装置のデバツグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中央制御回路を有する交換機の周辺装置に係シ
、特に周辺装置の運用動作時に使用可能な交換機におけ
る周辺装置のデバッグ装置に関するものである。

〔従来の技術〕

従来、この種の交換機における周辺装置のデバッグ装置
としては、第２図に示すような構成のものが存在してい
た。

この第２図において、２１は交換機の周辺装置で、この
交換機の周辺装置２１は中央制御回路２２とメ毛り回路
２３およびバス２４ならびに端末制御回路２５から構成
されている。２６は端末装置で、この端末装置２６は端
末制御回路２５と接続し、周辺装置２１のデバッグ用端
末として使用する。

このように構成された交換機における周辺装置のデバッ
グ装置において、端末装置２６から入力されたデバッグ
コマンドはメモリ回路２３に記憶されているプログラム
にしたがって中央制御回路２２が端末制御回路２５を直
接制御し、コマンドの受信、解析と処理を行った後、そ
の結果を再び端末制御回路２５を介して端末装置２６に
返していた。

〔発明が解決しようとする課題〕

上述した従来の交換機における周辺装置のデバッグ装置
では、端末制御回路を中央制御回路が制御するので中央
制御回路のプログラムのなかに端末制御回路用のプログ
ラムを用意しなければならないという課題があった。

また、中央制御回路は、デバッグ用に端末制御回路を制
御するために、本来の動作とは異なった動作をして、正
確なデバッグができないという課題があった。

〔課題を解決するための手段〕

本発明の交換機における周辺装置のデバッグ装置は、中
央制御回路を有する交換機の周辺装置において、上記中
央制御回路が運用動作中にデバッグを行うためのデバッ
グ制御手段と、上記中央制御回路がバスを使用している
間を検出しかつ上記デバッグ制御手段がバスを使用して
いるときにその中央制御回路がバスアクセスを禁止する
機能を有するバス制御手段と、このバス制御手段が検出
したバスの使用状態を上記デバッグ制御手段に送出し、
そのデバッグ制御手段からの指示でそのデバッグ制御手
段とバスを接続してそのデバッグ制御手段がバスを使用
し、そのデバッグ制御手段とバスが接続している状態を
上記バス制御手段に通知するメモリアクセス手段と、端
末装置を収容し。

制御する端末制御手段を備えてなるものである。

〔作用〕

本発明においては、中央制御手段とは別のデバッグ制御
手段を備え、端末装置からメモリ回路へのデータの書き
込み、読み出しを行う。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明による交換機における周辺装置のデバッ
グ装置の一実施例を示すブロック図である。

図において、１は周辺装置で、この周辺装置１は中央制
御回路２．バス制御回路３．メモリ回路４、バス５．メ
モリアクセス回路６．デバッグ制御回路７．端末制御回
路８から構成されている。

９は端末装置で、この端末装置９は端末制御回路８と接
続し、周辺装置１のデバッグ用端末として使用する。

ここで、中央制御回路２はバス制御回路３を介してバス
５に接続されている。また、メモリ回路４はバス５に接
続され、中央制御回路２の動作に必要なプログラムおよ
びデータを記憶している。

また、メモリアクセス回路６はバス５とバス制御回路３
およびデバッグ制御回路７に接続され、このデバッグ制
御回路７の指示にしたがって、バス５へのアクセスを調
停する。

そして、デバッグ制御回路７は中央制御回路２が運用動
作中にデバッグを行うためのデバッグ制御手段を構成し
、ぶス制御回路３は中央制御回路２がバスを使用してい
る間を検出しかつ上記デバッグ制御手段がバスを使用し
ているときに中央制御回路２がバスアクセスを禁止する
機能を有するバス制御手段を構成している。

また、メモリアクセス回路６はこのバス制御手段が検出
したバスの使用状態を上記デバッグ制御手段に送出し、
そのデバッグ制御手段からの指示でそのデバッグ制御手
段とバス５を接続してそのデバッグ制御手段がバス５を
使用し、そのデバッグ制御手段とバス５が接続している
状態を上記バス制御手段に通知するメモリアクセス手段
を構成し、端末制御回路８は端末装置９を収容し、制御
する端末制御手段を構成している。

つぎにこの第１図に示す実施例の動作を説明する０ まず、中央制御回路２はメモリ回路４に記憶されたプロ
グラムとデータにしたがって周辺装置１の動作に必要な
制御を行う。そして、バス制御回路３では中央制御回路
２とバス５との間のデータの授受を行いながら、メモリ
アクセス回路６に対して中央制御回路２がバス５にアク
セスしているかしていないかの状態を通知する。

一方、周辺装置１を通常の動作状態のｔまで、メモリ回
路４に記憶されているデータを参照するために、端末装
置９に参照データの格納されているアドレスとそのデー
タのバイト数を入力する。

そして、端末装Ｒ９は入力されたデータを端末制御回路
８に送出する。この端末制御回路８は、端末装置９から
データが送出されると、デバッグ制御回路Ｔへ通知を行
う。

このデバッグ制御回路Ｔでは、端末制御回路８を介して
端末装置９からの要求があることを知シ、端末制御回路
８を制御して、端末装置９に入力されたデータを得てそ
れを解釈し、例えば、メモリ読み出し要求の場合はメモ
リ回路４の参照命令およびメモリ回路４の参照アドレス
データを得る。

つぎに、デバッグ制御回路７は、メモリアクセス回路６
を制御してバス５が空であるときにメそり回路４をアク
セスし、必要なデータを読み出し、端末制御回路８を制
御して端末装置９に読み出したデータを送出する。端末
装置９は送られたメモリ回路４の内容を表示する。

また、端末装置９からの要求がメモリ書き込み要求の場
合には、デバッグ制御回路７が端末制御回路８を介して
端末装置９からのメモリ書き換え要求があることを知シ
、端末制御回路８を制御して端末装置９に人力されたメ
モリ回路４の書き換えデータを得る。

そして、デバッグ制御回路Ｔは、メモリアクセス回路６
よシバス５の空もしくは使用中の情報を読み出して空状
態となったときにメモリアクセス回路６にバス５への接
続を指示し、メモリ回路４へ端末装置９からのデータを
書込む。

メモリアクセス回路６は、デバッグ制御回路７からバス
５へのアクセスが行われている間バス制御回路３に対し
てバス使用中を伝える。

ここで、もし、メモリアクセス回路６がバス５にアクセ
スを行っている間に中央制御回路２がバスアクセスしよ
うとしても、バス制御回路３が中央制御回路２に対して
バス５へのアクセスを停止させる。

なお、この第１図に示す実施例では、端末装置送装置１
のバス５に接続されるメモリ回データの読み出し、書き
込みについて説明を１−なったが、バス５に接続される
メモリ回路４でない別のインタフェース回路であっても
同様にしてデータの読み出し、書き込みを行うことがで
きる。したがって、メモリ回路４への読み出し。

書き込みのみに本発明の範囲は限定されない。

〔発明の効果〕

以上説明したように本発明は、中央制御手段とは別のデ
バッグ制御手段を備え、端末装置からメモリ回路へのデ
ータの書き込み、読み出しを行うことによシ、中央制御
回路のプログラムおよびデータを書きかえる必要がなく
、また、中央制御回路の動作を通常運用時とかえること
なくデバッグができ、容易に正確なデバッグができる効
果がある。

また、バス制御回路とメモリアクセス回路およびデバッ
グ制御回路なちびに端末制御回路のノー−ドウエアと７
アームウエアは一度開発を行なえば異なる周辺装置に汎
用的に使用できるという効果がある。

【図面の簡単な説明】

第１図は本発明による交換機における周辺装置のデバッ
グ装置の一実施例を示すブロック図、第２図は従来の交
換機における周辺装置のデバッグ装置の一例を示すブロ
ック図である。 １・・・・周辺装置、２・・・・中央制御回路、３１１
参〇・バス制御回路、４・・・もメモリ回路、５・・・
・バス、６・・・・メモリアクセス回路、Ｔ・・・・デ
バッグ制御回路、８・Φ・一端末制御回路、９・・・・
端末装置。

Claims (1)

【特許請求の範囲】
1. 中央制御回路を有する交換機の周辺装置において、前記
   中央制御回路が運用動作中にデバッグを行うためのデバ
   ッグ制御手段と、前記中央制御回路がバスを使用してい
   る間を検出しかつ前記デバッグ制御手段がバスを使用し
   ているときに該中央制御回路がバスアクセスを禁止する
   機能を有するバス制御手段と、このバス制御手段が検出
   したバスの使用状態を前記デバッグ制御手段に送出し、
   該デバッグ制御手段からの指示で該デバッグ制御手段と
   バスを接続して該デバッグ制御手段がバスを使用し、該
   デバッグ制御手段とバスが接続している状態を前記バス
   制御手段に通知するメモリアクセス手段と、端末装置を
   収容し、制御する端末制御手段を備えてなることを特徴
   とする交換機における周辺装置のデバッグ装置。