JPH0314770Y2 - - Google Patents
Info
- Publication number
- JPH0314770Y2 JPH0314770Y2 JP15197583U JP15197583U JPH0314770Y2 JP H0314770 Y2 JPH0314770 Y2 JP H0314770Y2 JP 15197583 U JP15197583 U JP 15197583U JP 15197583 U JP15197583 U JP 15197583U JP H0314770 Y2 JPH0314770 Y2 JP H0314770Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- switch
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、たとえば自動車のリヤウインド・デ
フオガモータ等の負荷をオン・オフするための自
己保持回路に関するものである。
フオガモータ等の負荷をオン・オフするための自
己保持回路に関するものである。
従来、このような自己保持回路としては、第1
図に示すような双安定マルチバイブレータを用い
たものがあつた。
図に示すような双安定マルチバイブレータを用い
たものがあつた。
同図において、1は電源、2はイグニツシヨン
スイツチ、3はリヤウインド・デフオガヒータ等
の負荷、4はモーメンタリスイツチ、5はリレー
接点である。
スイツチ、3はリヤウインド・デフオガヒータ等
の負荷、4はモーメンタリスイツチ、5はリレー
接点である。
R1〜R6は抵抗、RLはリレー、C1〜C3はコン
デンサ、D1〜D5はダイオード、およびQ1〜Q2
はトランジスタである。
デンサ、D1〜D5はダイオード、およびQ1〜Q2
はトランジスタである。
ここでコンデンサC1は、イグニツシヨンスイ
ツチ2をオンにしたとき、トランジスタQ1のベ
ース電流が一瞬、トランジスタQ1のエミツタ→
同ベース→コンデンサC1→抵抗R2→アースと
流れて、トランジスタQ1をオンにし、トランジ
スタQ2をオフにするために入れてある。
ツチ2をオンにしたとき、トランジスタQ1のベ
ース電流が一瞬、トランジスタQ1のエミツタ→
同ベース→コンデンサC1→抵抗R2→アースと
流れて、トランジスタQ1をオンにし、トランジ
スタQ2をオフにするために入れてある。
しかしながら、このような双安定マルチバイブ
レータを用いた従来の自己保持回路では、第一に
使用部品点数が多くて製造コストが高く、第二に
イグニツシヨンスイツチをオンにしたとき、モー
メンタリスイツチの前から常に回路に電源電圧が
供給されるように構成されているため、電源ノイ
ズやサージの影響を受けやすいという欠点があつ
た。
レータを用いた従来の自己保持回路では、第一に
使用部品点数が多くて製造コストが高く、第二に
イグニツシヨンスイツチをオンにしたとき、モー
メンタリスイツチの前から常に回路に電源電圧が
供給されるように構成されているため、電源ノイ
ズやサージの影響を受けやすいという欠点があつ
た。
本考案の目的は、上記従来の技術の欠点を克服
し、比較的簡単な回路で、かつ電源ノイズやサー
ジの影響を受けにくい、改良された自己保持回路
を提供することにある。
し、比較的簡単な回路で、かつ電源ノイズやサー
ジの影響を受けにくい、改良された自己保持回路
を提供することにある。
以下、図によつて本考案を具体的に説明する。
第2図は、本考案の一実施例よりなる自己保持
回路の回路図である。
回路の回路図である。
同図において、1は電源、2はイグニツシヨン
スイツチ(メインスイツチ)、3はリヤウイン
ド・デフオガヒータ等の負荷、4はモーメンタリ
スイツチ、5はリレー接点であり、R7〜R11
は抵抗、RLはリレー、C4はコンデンサ、D6
〜D8はダイオード、およびQ3〜Q4はトラン
ジスタである。
スイツチ(メインスイツチ)、3はリヤウイン
ド・デフオガヒータ等の負荷、4はモーメンタリ
スイツチ、5はリレー接点であり、R7〜R11
は抵抗、RLはリレー、C4はコンデンサ、D6
〜D8はダイオード、およびQ3〜Q4はトラン
ジスタである。
次に、本考案の回路の動作について説明する。
イグニツシヨンスイツチ2をオンにしても、モ
ーメンタリスイツチ4をオンにしない限り、回路
に電源電圧は加わらない。
ーメンタリスイツチ4をオンにしない限り、回路
に電源電圧は加わらない。
そこで、モーメンタリスイツチ4をオンにする
と、ダイオードD8を通して回路に電圧が加わ
る。
と、ダイオードD8を通して回路に電圧が加わ
る。
すると、トランジスタQ4のエミツタ→同ベー
ス→コンデンサC4→抵抗R7→アースと電流が
流れてトランジスタQ4がオンし、トランジスタ
Q3はオフになる。
ス→コンデンサC4→抵抗R7→アースと電流が
流れてトランジスタQ4がオンし、トランジスタ
Q3はオフになる。
コンデンサC4が充電されると、トランジスタ
Q4のエミツタ→同ベース→→抵抗R9→抵抗R
8→アースと、トランジスタQ4のベース電流が
流れ続ける。
Q4のエミツタ→同ベース→→抵抗R9→抵抗R
8→アースと、トランジスタQ4のベース電流が
流れ続ける。
このとき、リレーRLが通電されているので、
リレー接点5が閉じる。したがつて、モーメンタ
リスイツチ4をオフにしても、回路への電圧はダ
イオードD7を通して供給される。
リレー接点5が閉じる。したがつて、モーメンタ
リスイツチ4をオフにしても、回路への電圧はダ
イオードD7を通して供給される。
この状態でコンデンサC4は、Vcc−VD7−
VBE4≒Vcc−2VD7の電圧で充電されている。
VBE4≒Vcc−2VD7の電圧で充電されている。
ここで再度、モーメンタリスイツチ4をオンに
すると、コンデンサC4のA側がアース電位から Vcc×R7R7+R11=1/2Vcc(但しR7=R11) に上昇するため、B側は一瞬3/2Vcc−2VD7に
電位が上昇し、トランジスタQ4のベース・エミ
ツタ間が逆バイアスされるので、トランジスタQ
4はオフになる。なお、前記した計算式におい
て、Vccは電源電圧、VD7はダイオードD7の両
端に印加される電圧、VBE4はトランジスタQ4の
ベース・エミツタ間電圧を表し、また、R7,R11
は抵抗R7と抵抗R11の抵抗値を表している。
すると、コンデンサC4のA側がアース電位から Vcc×R7R7+R11=1/2Vcc(但しR7=R11) に上昇するため、B側は一瞬3/2Vcc−2VD7に
電位が上昇し、トランジスタQ4のベース・エミ
ツタ間が逆バイアスされるので、トランジスタQ
4はオフになる。なお、前記した計算式におい
て、Vccは電源電圧、VD7はダイオードD7の両
端に印加される電圧、VBE4はトランジスタQ4の
ベース・エミツタ間電圧を表し、また、R7,R11
は抵抗R7と抵抗R11の抵抗値を表している。
すると、トランジスタQ4のコレクタ電位が下
がるため、ダイオードD7(D8)→トランジス
タQ3のエミツタ→同ベース→抵抗R10→リレ
ーRL→アースとトランジスタQ3のベース電流
が流れて、トランジスタQ3がオンする。
がるため、ダイオードD7(D8)→トランジス
タQ3のエミツタ→同ベース→抵抗R10→リレ
ーRL→アースとトランジスタQ3のベース電流
が流れて、トランジスタQ3がオンする。
トランジスタQ4がオフすると、リレーRLは
オフし、リレー接点5が開くため、回路の電源は
モーメンタリスイツチ4を介して、ダイオードD
8から供給される。
オフし、リレー接点5が開くため、回路の電源は
モーメンタリスイツチ4を介して、ダイオードD
8から供給される。
したがつて、このときモーメンタリスイツチ4
をオフにすると、回路の電源は断たれ、初期状態
(トランジスタQ3・Q4ともにオフ)にもどる。
をオフにすると、回路の電源は断たれ、初期状態
(トランジスタQ3・Q4ともにオフ)にもどる。
また、トランジスタQ4がオン,トランジスタ
Q3がオフのときに、イグニツシヨンスイツチ2
をオフにすれば、回路は初期状態にもどる。
Q3がオフのときに、イグニツシヨンスイツチ2
をオフにすれば、回路は初期状態にもどる。
なお、ダイオードD6はリレーRLの逆起電圧
吸収用、ダイオードD7,D8は回り込み電流防
止用である。
吸収用、ダイオードD7,D8は回り込み電流防
止用である。
第3図は他の実施例を示し、第2図と異なる点
は、トランジスタQ3のエミツタを抵抗R11、
ダイオードD8、スイツチ4との接続点にダイオ
ードD9を介して接続したことであり、その他は
同一である。
は、トランジスタQ3のエミツタを抵抗R11、
ダイオードD8、スイツチ4との接続点にダイオ
ードD9を介して接続したことであり、その他は
同一である。
そして、この回路の動作は第2図と同様である
が、トランジスタQ3の電源が供給されるのがス
イツチ4をオンした時のみである点で相違する。
が、トランジスタQ3の電源が供給されるのがス
イツチ4をオンした時のみである点で相違する。
また、スイツチ4をオンしている時のみトラン
ジスタQ3,Q4はオン,オフに対して正帰還が
働き自己保持動作をする。しかし、スイツチ4を
オフすると、トランジスタQ4がオンの状態では
トランジスタQ3の電源が供給されないため、ト
ランジスタQ4は増幅作用をしているのみであ
る。従つて、実施例の回路はダイオードD9を1
個追加し、接続を変えることにより電源ノイズに
対し強くしている。
ジスタQ3,Q4はオン,オフに対して正帰還が
働き自己保持動作をする。しかし、スイツチ4を
オフすると、トランジスタQ4がオンの状態では
トランジスタQ3の電源が供給されないため、ト
ランジスタQ4は増幅作用をしているのみであ
る。従つて、実施例の回路はダイオードD9を1
個追加し、接続を変えることにより電源ノイズに
対し強くしている。
以上説明したように、本考案によれば、第一に
部品点数が少なく回路を簡単に構成でき、第2に
リレー・オフ時に回路の電源が断たれるので電源
ノイズやサージの影響を受けにくく、第三に万一
回路が故障してリレーがオンしつ放しになつたと
しても、イグニツシヨンスイツチを一度オフさせ
ればリレーはオフになるので、その点でも問題が
なくなる。
部品点数が少なく回路を簡単に構成でき、第2に
リレー・オフ時に回路の電源が断たれるので電源
ノイズやサージの影響を受けにくく、第三に万一
回路が故障してリレーがオンしつ放しになつたと
しても、イグニツシヨンスイツチを一度オフさせ
ればリレーはオフになるので、その点でも問題が
なくなる。
第1図は従来の自己保持回路の回路図、および
第2,3図は本考案の実施例による自己保持回路
の回路図である。 2……イグニツシヨンスイツチ(メインスイツ
チ)、3……負荷、4……モーメンタリスイツチ、
5……リレー接点。
第2,3図は本考案の実施例による自己保持回路
の回路図である。 2……イグニツシヨンスイツチ(メインスイツ
チ)、3……負荷、4……モーメンタリスイツチ、
5……リレー接点。
Claims (1)
- 電源1と、該電源に一端が接続されたメインス
イツチ2と、一端が前記メインスイツチの他端に
接続されたモーメンタリスイツチ4と、エミツタ
が前記モーメンタリスイツチの他端および後述す
る接点5に接続され、かつ、ベースが後述する第
1トランジスタQ3のコレクタに抵抗R9を介して
接続された第2トランジスタQ4と、該第2トラ
ンジスタのコレクタとアース間にコイルRLが接
続され、前記メインスイツチとモーメンタリスイ
ツチとの接続点と第2トランジスタのエミツタ間
に接続された接点5とからなるリレーと、前記第
2トランジスタのエミツタとアース間に接続され
た負荷3と、前記モーメンタリスイツチの非電源
側とアースとの間に接続された直列接続の抵抗
R11および抵抗R7と、該抵抗R11と抵抗R7との接
続点と前記第2トランジスタのベースの間に接続
されたコンデンサC4と、エミツタが前記第2ト
ランジスタのエミツタと前記モーメンタリスイツ
チの非電源側に、ベースが第2トランジスタに抵
抗R10を介してコレクタに、コレクタが抵抗R8を
介してアースに接続された第1トランジスタQ3
とを具備したことを特徴とする自己保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15197583U JPS6059439U (ja) | 1983-09-30 | 1983-09-30 | 自己保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15197583U JPS6059439U (ja) | 1983-09-30 | 1983-09-30 | 自己保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059439U JPS6059439U (ja) | 1985-04-25 |
| JPH0314770Y2 true JPH0314770Y2 (ja) | 1991-04-02 |
Family
ID=30336626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15197583U Granted JPS6059439U (ja) | 1983-09-30 | 1983-09-30 | 自己保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059439U (ja) |
-
1983
- 1983-09-30 JP JP15197583U patent/JPS6059439U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6059439U (ja) | 1985-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0314770Y2 (ja) | ||
| JPH01132127U (ja) | ||
| JPH0230932Y2 (ja) | ||
| JP2502309Y2 (ja) | 電圧信号端子付スイッチ回路 | |
| JPS623942Y2 (ja) | ||
| JPH0431614Y2 (ja) | ||
| JPS644316Y2 (ja) | ||
| JP2548742Y2 (ja) | コンデンサモータの制動回路 | |
| JPS6125157Y2 (ja) | ||
| JPS5921554Y2 (ja) | 瞬時復帰形遅延回路 | |
| JPH034749Y2 (ja) | ||
| JPS604359Y2 (ja) | 双安定リレ−制御回路 | |
| JPH0677140U (ja) | 自己保持回路 | |
| JP2550814Y2 (ja) | 基準電圧回路 | |
| JPS5854691Y2 (ja) | 温度検出回路 | |
| JPS6051483A (ja) | 直流モ−タ駆動停止回路 | |
| JPH0251818A (ja) | リレーの駆動回路 | |
| JPH0422519Y2 (ja) | ||
| JPH0537550Y2 (ja) | ||
| JPS5844401Y2 (ja) | 制御装置 | |
| JPH0431835Y2 (ja) | ||
| JPS6330234Y2 (ja) | ||
| JPS6127071Y2 (ja) | ||
| JPS5837931B2 (ja) | 双安定リレ−制御回路 | |
| JPS6033695B2 (ja) | 間欠ワイパ−装置 |