JPH03148865A - 入力保護装置 - Google Patents
入力保護装置Info
- Publication number
- JPH03148865A JPH03148865A JP28838889A JP28838889A JPH03148865A JP H03148865 A JPH03148865 A JP H03148865A JP 28838889 A JP28838889 A JP 28838889A JP 28838889 A JP28838889 A JP 28838889A JP H03148865 A JPH03148865 A JP H03148865A
- Authority
- JP
- Japan
- Prior art keywords
- input
- diode
- circuit
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000003068 static effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【産業上の利用分野１
本発明は、ゲートアレイ等のマスタースライス方式半導
体集積回路の入出力兼用セルにおいて。 入力回路に使われているＰＮＰＩ−ランジスタを電気的
破壊から保護するための装置に関する。 【発明の概要】 本発明は、ゲートアレイの入出力兼用セルにおいて、出
力回路用のバイポーラトランジスタを、入力ＰＮＰ）ラ
ンジスタの保護ダイオードとして利用することにより、
微細化に適したゲート保護回路を実現するものである。
体集積回路の入出力兼用セルにおいて。 入力回路に使われているＰＮＰＩ−ランジスタを電気的
破壊から保護するための装置に関する。 【発明の概要】 本発明は、ゲートアレイの入出力兼用セルにおいて、出
力回路用のバイポーラトランジスタを、入力ＰＮＰ）ラ
ンジスタの保護ダイオードとして利用することにより、
微細化に適したゲート保護回路を実現するものである。
従来の入力保護装置は、例えば第２図の等価回路で示さ
れる。同図において、ダイオードＤＩは、負極性の静電
入力に対して、ダイオードＤ２は、正極性の静電入力に
対して、入力ＰＮＰ）トランジスタのベース接合を保護
している。またＲ１は、大電流によるＤＩ、あるいはＤ
２の接合破壊を防ぐための保護抵抗である。 【発明が解決しようとする課１１） しかし、前述の従来技術では、保護ダイオードＤ１．Ｄ
２を、ＰＮ接合による外付はダイオードとして形成して
いるため、素子が微細化されても必要な静電耐量を確保
するための保護回路の面積は小さくすることができない
という問題点があった。 そこで、本発明は、このような問題点を解決するもので
あり、その目的とするところは、外付けの保護ダイオー
ド、及び保護抵抗を形成することなしに、入力保護回路
を提供することにある。 ［課題を解決するための手段１ 本発明による入力保護装置は、ゲートアレイの入出力兼
用セルにおいて、出力回路を構成するバイポーラトラン
ジスタが、入力回路の保護ダイオードを構成することを
特徴とする特 ｖ実 施 例Ｊ 以下に本発明の一実施例を説明する。 第１図は、本発明の一実施例なる入力保護装置を示す回
路図である。同図において、４と５は、出力回路を構成
しているバイポーラトランジスタであり、ＰＮＩＭ−ラ
ンジスタロと抵抗７１及びダイオード１７は、入力回路
の構成素子である。これらの素子は、ゲートアレイＬＳ
Ｉの入出力兼用セルの中に、あらかじめ必要な数だけ形
成されているが、入力セルと出力セルを同時に実現する
双方向セルを構成するために、入力回路用の素子と出力
回路用の素子は、別々に用意されている。従って、入出
力兼用セルを入力セルとして使用する場合には、出力回
路用バイポーラトランジスタ４．５などの素子は、埋め
込まれてはいるものの接続されずに、配線領域となって
いる。そこで、このバイポーラトランジスタを生かして
、エミッタとベース間を配線で短絡し、コレクタ・ベー
ス間ダイオードを形成して、入力ＰＮＰ トランジスタ
６のベースに接続し、従来例のＤｌ、Ｄ２に相当する接
合保護用ＰＮダイオードを実現している。 第３図、第４図は、本発明の他の実施例になる入力保護
回路である。第３図では、出力回路で使われていて、入
力セルでは使われずに埋め込まれているバイポーラトラ
ンジスタ１１．１２．１３．１４のエミッタとベースを
配線で短絡し、さらに並列に２個ずつ接続することによ
り、静電耐量を向上させている。必要があれば、使われ
ていないバイポーラトランジスタをさらに複数個、並列
接続させることもできる。 第４図では、バイポーラトランジ又夕４．５の他に、入
出力兼用セルに埋め込まれていて出力回路で使われてい
る抵抗１５を保護抵抗Ｒ２として利用した実施例である
。 −１発明の効果１ 以上述べたように、本発明によれば、次のような効果が
得られる。 （１）入出力兼用セルに右いて、出力回路用バイポーラ
トランジスタを、ＰＮＰ入力回路の入力保護ダイオード
として利用することにより、外付けの保護回路が不要と
なるため、入出力兼用セルの面積が小さくできるという
効果を有する。 （２）入出力兼用セルの面積を大きくすることなしに静
電耐量を増加できるので、微細化に適するという効果を
有する。
れる。同図において、ダイオードＤＩは、負極性の静電
入力に対して、ダイオードＤ２は、正極性の静電入力に
対して、入力ＰＮＰ）トランジスタのベース接合を保護
している。またＲ１は、大電流によるＤＩ、あるいはＤ
２の接合破壊を防ぐための保護抵抗である。 【発明が解決しようとする課１１） しかし、前述の従来技術では、保護ダイオードＤ１．Ｄ
２を、ＰＮ接合による外付はダイオードとして形成して
いるため、素子が微細化されても必要な静電耐量を確保
するための保護回路の面積は小さくすることができない
という問題点があった。 そこで、本発明は、このような問題点を解決するもので
あり、その目的とするところは、外付けの保護ダイオー
ド、及び保護抵抗を形成することなしに、入力保護回路
を提供することにある。 ［課題を解決するための手段１ 本発明による入力保護装置は、ゲートアレイの入出力兼
用セルにおいて、出力回路を構成するバイポーラトラン
ジスタが、入力回路の保護ダイオードを構成することを
特徴とする特 ｖ実 施 例Ｊ 以下に本発明の一実施例を説明する。 第１図は、本発明の一実施例なる入力保護装置を示す回
路図である。同図において、４と５は、出力回路を構成
しているバイポーラトランジスタであり、ＰＮＩＭ−ラ
ンジスタロと抵抗７１及びダイオード１７は、入力回路
の構成素子である。これらの素子は、ゲートアレイＬＳ
Ｉの入出力兼用セルの中に、あらかじめ必要な数だけ形
成されているが、入力セルと出力セルを同時に実現する
双方向セルを構成するために、入力回路用の素子と出力
回路用の素子は、別々に用意されている。従って、入出
力兼用セルを入力セルとして使用する場合には、出力回
路用バイポーラトランジスタ４．５などの素子は、埋め
込まれてはいるものの接続されずに、配線領域となって
いる。そこで、このバイポーラトランジスタを生かして
、エミッタとベース間を配線で短絡し、コレクタ・ベー
ス間ダイオードを形成して、入力ＰＮＰ トランジスタ
６のベースに接続し、従来例のＤｌ、Ｄ２に相当する接
合保護用ＰＮダイオードを実現している。 第３図、第４図は、本発明の他の実施例になる入力保護
回路である。第３図では、出力回路で使われていて、入
力セルでは使われずに埋め込まれているバイポーラトラ
ンジスタ１１．１２．１３．１４のエミッタとベースを
配線で短絡し、さらに並列に２個ずつ接続することによ
り、静電耐量を向上させている。必要があれば、使われ
ていないバイポーラトランジスタをさらに複数個、並列
接続させることもできる。 第４図では、バイポーラトランジ又夕４．５の他に、入
出力兼用セルに埋め込まれていて出力回路で使われてい
る抵抗１５を保護抵抗Ｒ２として利用した実施例である
。 −１発明の効果１ 以上述べたように、本発明によれば、次のような効果が
得られる。 （１）入出力兼用セルに右いて、出力回路用バイポーラ
トランジスタを、ＰＮＰ入力回路の入力保護ダイオード
として利用することにより、外付けの保護回路が不要と
なるため、入出力兼用セルの面積が小さくできるという
効果を有する。 （２）入出力兼用セルの面積を大きくすることなしに静
電耐量を増加できるので、微細化に適するという効果を
有する。
第１図は、本発明の一実施例になる入力保護装置を示す
回路図、第２図は、従来の入力保護装置の等価回路図で
ある。第３図、第４図は、本発明の他の実施例になる入
力保護装置の回路図である。 １．２・・−・・−・・−固定電源 ３・・：・・・−一・・・入力パッド −４，５，１１−１４・・・出力回路で使われているバ
イポーラ トランジスタ ６・・・・・・・・・・・ＰＮＰ）ランジスタ フ、８・・・・・・・・・抵抗 ９．１０．１７・・・・・ダイオード １５・・・−一・・・・−・・出力回路で使われている
抵抗 １６・・−・・・・・・・・出力回路用素子で構成され
た静電保 護回路 １８・・・・・・・・・・・静電保護回路以上 「＝＜メ１６ ■″″Ｌ−１１↓１ｚ ｌＢ １ １ ″： 亨−１７ １−−７Ａ／′６ １ −′５１；１ ｇ４回
回路図、第２図は、従来の入力保護装置の等価回路図で
ある。第３図、第４図は、本発明の他の実施例になる入
力保護装置の回路図である。 １．２・・−・・−・・−固定電源 ３・・：・・・−一・・・入力パッド −４，５，１１−１４・・・出力回路で使われているバ
イポーラ トランジスタ ６・・・・・・・・・・・ＰＮＰ）ランジスタ フ、８・・・・・・・・・抵抗 ９．１０．１７・・・・・ダイオード １５・・・−一・・・・−・・出力回路で使われている
抵抗 １６・・−・・・・・・・・出力回路用素子で構成され
た静電保 護回路 １８・・・・・・・・・・・静電保護回路以上 「＝＜メ１６ ■″″Ｌ−１１↓１ｚ ｌＢ １ １ ″： 亨−１７ １−−７Ａ／′６ １ −′５１；１ ｇ４回
Claims (1)
- ゲートアレイＬＳＩの入出力兼用セルにおいて、出力
回路を構成するバイポーラトランジスタがダイオードと
して、入力回路を構成するＰＮＰバイポーラトランジス
タのベースに接続されていることを特徴とする入力保護
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28838889A JPH03148865A (ja) | 1989-11-06 | 1989-11-06 | 入力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28838889A JPH03148865A (ja) | 1989-11-06 | 1989-11-06 | 入力保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148865A true JPH03148865A (ja) | 1991-06-25 |
Family
ID=17729558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28838889A Pending JPH03148865A (ja) | 1989-11-06 | 1989-11-06 | 入力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03148865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0702410A2 (en) | 1994-09-14 | 1996-03-20 | Oki Electric Industry Co., Ltd. | A transistor protection circuit |
-
1989
- 1989-11-06 JP JP28838889A patent/JPH03148865A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0702410A2 (en) | 1994-09-14 | 1996-03-20 | Oki Electric Industry Co., Ltd. | A transistor protection circuit |
| EP0702410A3 (en) * | 1994-09-14 | 1996-11-06 | Oki Electric Ind Co Ltd | Transistor protection circuit |
| US5781389A (en) * | 1994-09-14 | 1998-07-14 | Oki Electric Industry Co., Ltd. | Transistor protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5053909A (en) | Semiconductor integrated circuit device | |
| EP0032046A2 (en) | Circuitry for protecting a semiconductor device against static electricity | |
| JPS63172454A (ja) | 半導体集積回路 | |
| KR930010085B1 (ko) | 보호회로를 구비한 반도체장치 | |
| JPH0369141A (ja) | セミカスタム半導体集積回路 | |
| JPH037144B2 (ja) | ||
| KR860007750A (ko) | 반도체 장치 | |
| JPS63262574A (ja) | テスト・モ−ド始動回路 | |
| JPH03148865A (ja) | 入力保護装置 | |
| JP3018417B2 (ja) | 集積回路用保護装置 | |
| JPS5961169A (ja) | 半導体装置 | |
| JPH03148866A (ja) | 半導体装置 | |
| JP2503670B2 (ja) | 半導体装置 | |
| JP3038896B2 (ja) | 半導体装置 | |
| KR100942956B1 (ko) | 에스씨알 회로를 이용한 정전기 방전 장치 | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| JP3435937B2 (ja) | 半導体装置 | |
| JPS6223923B2 (ja) | ||
| JPS6388840A (ja) | マスタスライス集積回路 | |
| JPH08213552A (ja) | 半導体集積回路 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JPS6187357A (ja) | 半導体集積回路装置 | |
| CN116387305A (zh) | 半导体装置和制造半导体装置的方法 | |
| JPS63136658A (ja) | 静電破壊防止素子 | |
| JPS61114568A (ja) | 半導体装置 |