JPH03149849A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔概　要〕 溝型アイソレーションを形成する工程を含む半導体装置
の製造方法に関し、 溝周縁に形成される凹部に導電性の膜を残存させないこ
とを目的とし、 素子分離用の溝を基板に形成した後に、該溝内に半導体
を充填する工程と、前記溝内の半導体上部を酸化する工
程と、該酸化工程の前又は後に、前記溝の上から絶縁膜
を形成して該絶縁膜により、前記溝の上面を平坦化する
工程とを含み構成する。 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、より詳しくは
、溝型アイソレーションを形成する工程を含む半導体装
置の製造方法に関する。 〔従来の技術〕 半導体装置において、半導体層に形成するバイポーラト
ランジスタ等の素子を他か−ら分離する場合に、溝型ア
イソレーションを半導体基板に形成することがあり、そ
の工程の一例を示すと次のようになる。 即ち、第４図（ａ）　Ｋ示すように、半導体基板５０の
素子分離領域Ｘに選択酸化法によりフィールド酸化Ｉ１
５１を形成した後、全面に窒化膜５２、ＰＳＧＩ！５３
を形成し、その上にレジスト５４を塗布し、これを°露
光、現像することによって素子分ｌｌｌＩｓＩ域Ｘ中央
に窓５５を設け、この窓５５の下にあるＰＳＣ１１５３
、窒化１１５２、フィールド酸化１１１５１及び半導体
基板５０を順にエッチングし、ご−により、半導体基板
５０に満八６を形成するようにしている（第４図（ｂ）
）。 このエッチング工程においては、同時にレジスト５４が
除去されるとともに、ＰＳＧ膜５３が薄膜化するので、
フッ酸によりＰＳＧＩｌｉ５３を除去した後に、窒化膜
５２を酸化防御用マスクにして、溝５６内面を酸化して
酸化膜５１を形成し、ついで、溝５６に多結晶シリコン
５８を埋め込むようにしている（第４図（ｃ））。 このような状態で、多結晶シリコン５８の上層を酸化す
ると、第４図（ｄ）に示すよ４に、酸化膜５９が溝５６
の上部に形成され、これにより溝型アイソレーションの
形成が終了する。 ところで、半導体基板５０上に電極を形成しようとする
場合には、全Ｉｉに多結晶シリコン膜６１を形成し、そ
の後に電極形成領域Ｙにマスク６２を設けて多結晶シリ
コン１１１６１をエッチングしく第４図（ｅ））、電極
形成領域Ｙに残存した多結晶シリコン１１１６１を電極
６３として使用する（第４図（ｆ））。 〔発明が解決しようとする課題〕 以上のような工程によって、Ｕ溝５６上部に形成される
酸化ｌ１５９は、溝５６内壁との酸化レートの違いによ
りその縁部が薄くなる一方、その中央部が厚く形成され
るために、これに隣接するフィールド酸化１１５１との
間には、第４図（ｄ）に示すような凹部６０が形成され
ることになる。 このため、電極６３を形成すぺ（多結晶シリコン１１６
１をエッチングした後には、凹部６０に多結晶シリコン
膜６１が残存することがあり、フィールド酸化［１５１
を横切って形成される電極が、凹部６０の多結晶シリコ
ン６１を介して短絡するといった問題が発生する。 このようなＩｕＩｆｌは、多結晶シリコン膜６１をエッ
チングする際に発生するだけでなく、第５図に例示する
ように、全面に形成した多結晶シリコン１１６４を窒化
１１６５によって覆い（第５図（ａ））、そのうち、フ
ィールド酸化１１５１の中央に窓６６を設けその下の多
結晶シリコン１１１６４を局部的に酸化するような場合
においても発生する。 即ち、多結晶シリコン膜６４を酸化する際に、凹部６０
に入り込んだ多結晶シリコン１１１６４が酸化されない
ままで残ってしまい、電極短絡等の原因となる。 本発明は、このようなＩｌａに層みてなされたものであ
って、満周辺に形成される凹部に導電性の膜が残存する
ことを防止できる半導体ｇｊＬＩｆの製造方法を提供す
ることを目的とする。 （課題を解決するための手段） 上記した課題は、素子分離用の溝を基板に形成した後に
、該溝内に半導体を充填する工程と、前記溝内の半導体
上部を酸化する工程と、該酸化工程の前又は後に、前記
溝の上から絶ａｍを形成して該鉋Ｉ！膜により、前記溝
の上面を平坦化する工程とを有することを特徴とする半
導体ｖｔＨの製造方法により解決する。

【作　用】

本発明によれば、素子分離用溝に充填した半導体を酸化
する前又は後に、その漢の上に絶縁膜を形成するように
している。 ところて、溝内の半導体の上部を酸化して酸化膜を形成
すると、酸化膜は、溝の内壁との酸化レートの遅いによ
ってその縁部が薄く、中央が厚く形成されるために、溝
の周縁に凹部が形成されることになる。 しかし、本発明においては、半導体を酸化した後に、溝
の上に絶！！膜を形成するようにしているので、溝の上
部に形成された凹部が絶縁ｆｌｌｌｅ覆われ、その上部
が手塩となる。このため、漢の上に半導体膜を形成して
も、半導体膜が凹部に入りこまず、半導体膜をエッチン
グしたり酸化しても、半導体膜が溝の上部ｅ：残存する
ことがなくなる。 また、凹部を無くす他の方法としては、酸素透過性のあ
る絶縁膜を溝の上部に形成した後に、この絶縁膜を通し
て溝内の半導体上部を酸化すると、凹部を絶ｍｍ＊によ
、て埋めた状態で溝内の半導体上部が酸化される。 以上のような工程により形成した溝型アイソレーション
の上に、複数の電極パターンを配置しても、電極間が溝
上の半導体膜により短絡することがなくなる。 （実施例〕 そこで、以下に本発明の実施例を図面に基づいて説明す
る。 （ａ）発明の第１実施例の説明 第１図は、本発明の一実施例を断面で示す工程図であっ
て、図中符号ｌは、表面にＳｉｎｇ膜２を形成したシリ
コンよりなる半導体基板で、この半導体基板１表面ノう
ち素子分１１［ｓす！ＪＡニハ、ＬＯＣＯＳ法によりフ
ィールド酸化１１Ｊ３が形成されている。 この状態で、第１図（ａ）に示すように、気相成長法に
よって半導体基板１表面のＳｉＯＪ９ｊ２上に窒化１１
４及びＰＳＧ膜５をそれぞれ１０００人、４０００人程
度の厚さに形成し、さらにこの上にレジスト６を塗布す
る。 この後に、レジスト６を露光、現像することにより素子
分ＭｓＩ域Ｂの一部に窓７を設け、このレジスト６をマ
スクに使用し、窓７から露出するＰＳＧｌｌ１５、窒化
膜４及びフィールド酸化膜３を、フッ素系のガスを用い
た反応性イオンエッチング法によりエッチングする。 なお、この条件によれば、レジスト６も併せてエッチン
グされ、しかも、その下層のＰＳＧ膜５は薄膜化する。 次に、ＰＳＧｌ１５をマスクに使用し、塩素系のガスを
用いたＲＩＥ法により半導体基板ｌを異方性エッチング
すると、ＰＳＧ膜５よりも半導体基板ｌのエッチングレ
ートが高いために、ＰＳＧ膜５に形成された窓５ａを通
して半導体基板ｌがエッチングされ、深さ５ｐｍのＵ溝
８が形成されることになり（第１図（ｂ））、この後に
、ＰＳＧＩＩ５をフッ酸により除去する。 次に、窒化１１４を酸化防御マスクにしてＵ溝９内面を
酸化し、ＳｉＯ２Ｍ１０を形成する。さらに、全面にノ
ンドープの多結晶シリコン９を積層してＵ溝８内に充填
しく第１図（Ｃ））、この後に多結晶シリコン９をポリ
シングしてＵ溝８内だけに多結晶シリコン９を残存させ
る（第１図（ｄ））。 そして、スピンコーチイブ法により、半導体基板ｌ上に
シリケートガラス１１を１０００人程度の１さとなるよ
うに平坦に形成した後、シリケートガラス１１を８００
℃でキュアーする（第１図（ｅ）　）。 次に、半導体基板ｌを酸素雰囲気中に置き、シリケート
ガラス１１を透過させて酸素をＵ溝８内の多結晶シリコ
ン９１層部に供給し、その部分にＳｉｎｇ膜１２を形成
する（第１図（ｆ））。 なお、窒化ｙ１１４は酸化防御マスクとして作用するた
め、Ｕ溝８以外の領域は酸化されない。 次に、半導体基板１表面のＳｉＯｇ膜２及びフィールド
酸化膜３が露出するまでシリケートガラスｌｌと窒化膜
４をエッチングすると、シリケートガラス１１は、フィ
ールド酸化膜３及びＵ溝８上において平坦の状態で残存
する（第１図（ｇ））。 ところで、多結晶シリコン９を酸化することにより形成
されたＳｉＯ□ｆｆ１２は、酸化の際にシリケートガラ
ス１−１と一体的になるので、フィールド酸化ＷＩＩ３
とＵ溝８の上面には、凹部が形成されない。 したがって、この後に、全面に多結晶シリコン膜１３を
３０００人の厚さに積層し、さらにＭＯＳトランジスタ
形成領域Ｂ中夫にレジストマスク１４を形成して多結晶
シリコン１ｉ１３をエッチングしても（第１図（ｈ））
、素子分ＨｔｌｉｌｌｉＡには多結晶シリコンＩｌ！ｉ
！１３が残存することはない。 なお、レジストマスク１４の下方に残った多結晶シリコ
ンＦｉ　１３は、ゲート電極１５として使用され（第１
図（ｉ））、その両側の半導体基板ｌに自己整合的にソ
ース１６とドレイン１７を形成することになる（第１図
０））。 （ｂ）本発明の第２実施例の説明 上記した第１の実施例では、シリケートガラス１１を半
導体基板ｌの上に形成した後に、シリケートガラス１１
を通る酸素によってυ溝８内の多結晶シリコン９１層を
酸化し、酸化されたＳｉＯｇｌｌ１２とシリケートガラ
ス１１とを一体的にすることにより、Ｕ溝８の上部に凹
部１９が発生しないようにしたが、第２図に示すような
方法によりＵ溝８表面を平坦にすることがてきる。 即ち、まず、第２図（ａ）に示すように、Ｕ溝８の中に
多結晶シリコン１７を埋め込んだ状態で、その表面を酸
化する。 これにより、多結晶シリコン１７の上層にＳｉＯｚ膜１
８が形成されるが、ｓｔｏｘｌｌ！　１　Ｂの成長過程
において、多結晶シリコン１７は、Ｕ溝８側壁によるス
トレスを受けるため、その縁部が薄く、中央が厚くなる
ので、Ｕ溝８の上の縁部に凹部１９が発生する。 この後に、第２１１（ｂ）に示すように、シリケートガ
ラス２０をスピンコーティング法により塗布すると、シ
リケートガラス２０は、凹部１９に入り込むとともに、
Ｕ溝８及びフィールド酸化膜３の上に平坦に形成される
ことになる。 、このシリケートガラス２０は、その後に、８００℃程
度の温度でキエアーされ、さら仁、エッチングされる。 このエッチングの際には、シリケートガラス２０だけで
なく窒化膜４を併せて除去する。 したがって、エッチング後にば、シリケートガラス２０
が凹部１９を埋め込んだままで残存し、Ｕ溝８とフィー
ルド酸化１１３の表面は平坦化される（第２図（ｃ））
。 （ｃ）本発明の第３実施例の説明 第３図は、本発明の第３の実施例を断面で示す工程図で
あって、図中符号３０紘、シリコンよりなるＮ型エピタ
キシャルＩＩ８１を積層したシリコンよりなるＰ型半雁
体基板で、半導体基板３０とエピタキシャルＭ３１との
境界面の領域にはｎ０型の埋込層３２が形成され、また
、エピタキシャルｊ１３１の素子分＃ｌＩｓＩ域Ｃには
、選択酸化法により形成したフィールド酸化膜３３が形
成されている−・ そして、フィールド酸化膜３３にＵ溝を形成する場合に
は、まず第３図（！）に示すように、気相成長法によっ
て、エピタキシャル１１３１１ｉｌｉのＳ１ｏｚｌｌｌ
１３４　ｆＪ上ＩＺ　窒化Ｍ！　３　Ｆ！及びＰＳＧＩ
Ｉ３６をそれぞれをｏｏｏ人、４０００λ程度の厚さに
形成し、さらに、その上にレジスト３７を塗布し、これ
を露光、現像することにより、素子分ＭＮ域Ｃの中央に
窓３？を形成する。 次に、レジスト３７をエッチングマスクにして、フッ素
系のガスを使用して反応性イオンエッチングを行い、窓
３Ｂから露出したＰＳＧＩＩ３６、窒化ｇ１３５及びｓ
ｔｏ、１１１３４をパターニングする。 このエッチング工程においては、レジスト３７が灰化さ
れ、さらに、ＰＳＧｌｌ１３６が＊＊化することになる
。 次に、ＰＳＧＩＩ！３６をマスクに用い、塩素系ガスを
用いてＲＩＥ法によりエピタキシャル層３１を異方性エ
ッチングし、半導体基１ｊ３０表層に達するＵ溝３９を
形成する（第３図（ｂ））。 この段階で、フッ酸によりＰＳＧＩＩ３６を除去し、つ
いで、第１実施例と同様な方法により、Ｕ溝３９内壁を
酸化してＳｉｎｇ膜４０を形成する。 次に、第１実施例と同様に、Ｕ溝３９内に多結晶シリコ
ン４１を充填した後に、窒化１１１３５を酸化防御マス
クにして、Ｕ溝３９内の多結晶シリコン４１表層を酸化
すると、中央が厚い酸化１１（５１０１１Ｍ１）　４２
牟形威されるために、フィールド酸化１１３３との境界
部分に凹部４３が形成されることになる（第３図（ｃ）
）。 ここで、半導体基１ｊ３Ｇの上に膜厚１０００人ノｓｉ
ＯＪ１４４をＣＶＤ法ニヨり形成すルト、ＳｉＯｘ股は
、凹部４３を充填した状態で、素子分＊＊域Ｃにおいて
ほぼ平坦に積層する（第３図（ｄ））。 −この後に、υ溝３９とその周辺の上にレジストマスク
４５を積層し、このレジストマスク４５に覆われない領
域の窒化１１３５、Ｓｉｎｇ膜３４．４４をＲＩＥ法に
よりコントロールエフチンイして、エピタキシャル層３
１表面を露出させる（第３図（ｅ）　）。 このエッチングを行うことにより、素子分ｌｕｌｌ域Ｃ
中夫に積層されたＳｉ（ｈ膜４４がそのまま残存するこ
とになり、Ｕ溝３９上の凹部４３は表面に表れなくなる
。 この後に、素子形成をａｍｏにトランジスタ等を形成す
ることになるが、以下にバイポーラトランジスタを形成
する工程を簡単に説明する。 まず、ＣＶＤ法によりエピタキシャル１１３１の上の全
面に第一の多結晶シリコン［１４６を形成し、この多結
晶シリコン膜４６に硼素イオンを注入した後、その上に
膜厚１０００人の窒化ＩＩ４７を形成し、これをフォト
リソグラフィ一法によりパターニングして、領域Ｃの中
央領域を露出する窓４８を形成する（第３図（ｆ））。 そして、窓４８から露出した多結晶シリコン膜４６を熱
酸化して酸化Ｍ４９を形成すると、多結晶シリコンＩｆ
！４６は酸化層４９を境界にして絶総状態で区画される
ことになる（第３図（ｇ））、この後に、窒化膜４７を
燐酸により除去する。 次に、ＣＶＤ法によッテ全面ニＳｉＯｇｌ１２１を形成
した後、このＳｉｎｇ膜２１の上にレジスト２２を塗布
し、これをｎ光、現像することにより、少なくとも素子
形成領域りの中央に窓２３を設け、窓２３から露出した
Ｓｉ０１２１膜及び多結晶シリコンＦＩ４６をエッチン
グして開口部２４を形成する（第３図（ｈ）　）。 そして、開口部２４を通してＰ型の不純物、例えば硼素
イオンをエピタキシャル層３１に注入した後に、開口部
２４の側壁に絶縁性のサイドウォール２５を形成し、つ
いで、開口部２４内及びその周辺に、燐イオンのような
ｎ型の不純物をドープした第二の多結晶シリコンＷ１７
６を形成する。 この後に、熱拡散を行うと、第一の多結晶シリコン膜４
６からエピタキシャルＮ３１にｐ型不純物が拡散すると
ともに、開口部２４下方のエピタキシャル層３１には、
直接注入されたＰ型の不純物と、第二の多結晶シリコン
膜２６中のｎ型不純物が拡散する。 これにより、素子形成ｗＩ域りには、第３図（ｉ）に示
すように、バイポーラトランジスタのｐ型ベースＮ２１
が形成され、また、開口部２４下方にはｎ型エミッタＮ
７７が形成されることになる。 また、第一の多結晶シリコン膜４６はベース電極７８に
、さらに、開口部２４内の多結晶シリコン１１２６はエ
ミッタ電極７９に使用する。 なお、上記した３つの実施例では、半導体基板ｌやエピ
タキシャル層３１にＵ溝８．３９を形成する場合につい
て説明したが、Ｕ溝の代わりにＶ溝を形成する場合にも
適用することができる。 〔発明の効果〕 以上述べたように本発明によれば、素子分−離用溝に充
填した半導体を酸化する前又は後に、その溝の上に絶縁
膜を形成するようにしているので、溝の周縁に生じる凹
部が絶縁体により充填され、その上部が平坦化されるこ
とになり、溝の上に、複数の電極パターンを配設しても
、それらの電極間に短絡が発生することがなくなる。

【図面の簡単な説明】

第１図は、本発明の第１実施例を断面で示す工程図、 第２図は、本発明の第２実施例の要部を断面で示す工程
図、 第３図は、本発明の第３の実施例を断面で示す工程図、 第４図は、従来方法の第１の例を断面で示す工程図、 第５図は、従来方法の第２の例を断面で示す工程図であ
る。 （符号の説明） ！・・・半導体基板、 ３・・・フィールド酸化膜、 ４・・・窒化膜、 ５−Ｐ　Ｓ　ＧＷ。 ６・・・レジスト、 ８・・・Ｕ溝、 ９・・・多結晶シリコン、 １１．２０・・・シリケートガラス、 １２．１８・＝Ｓｉ（ｈ膜、 １３−・・多結晶シリコン膜、 １９・・・凹部、 ３１・・・エピタキシ中ル膜、 ３３−・・フィールド酸化膜、 ３５・・・窒化膜、 ３６・−ｐｓｃ１ｇ、 ３７・−・レジスト、 ３９−・・Ｕ溝、。 ４１−・・多結晶シリコン、 ４２・・・酸化膜、 ４３・・・凹部、 ４４・＝ＳｔＯｔｌ１１ ４５・・・レジストマスク、 ４６・・・多結晶シリコン膜、 ４７・・・窒化膜。 出　願　人　　富士通株式会社

Claims (1)

1. 【特許請求の範囲】 　素子分離用の溝を基板に形成した後に、該溝内に半導
   体を充填する工程と、 前記溝内の半導体上部を酸化する工程と、 該酸化工程の前又は後に、前記溝の上から絶縁膜を形成
   して該絶縁膜により、前記溝の上面を平坦化する工程と
   を有することを特徴とする半導体装置の製造方法。