JPH0315372B2 - - Google Patents
Info
- Publication number
- JPH0315372B2 JPH0315372B2 JP57017962A JP1796282A JPH0315372B2 JP H0315372 B2 JPH0315372 B2 JP H0315372B2 JP 57017962 A JP57017962 A JP 57017962A JP 1796282 A JP1796282 A JP 1796282A JP H0315372 B2 JPH0315372 B2 JP H0315372B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contact switch
- group
- switch
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、複数の微弱な入力信号を増幅し且つ
時分割して順次出力する切換回路に関する。
時分割して順次出力する切換回路に関する。
複数の微弱入力信号を増幅した後に高速で時分
割して順次出力する回路としては従来、第１図に
示したものが知られている。
割して順次出力する回路としては従来、第１図に
示したものが知られている。
すなわち、入力端子T1，T2，…，Tnのそれぞ
れに増幅器A1，A2，…，Anが接続され、各増幅
器A1，A2，…，Anのそれぞれに高速の無接点ス
イツチSW1，SW2，…，SWnが接続され、無接
点スイツチSW1，SW2，…，SWnの各他端が出
力端子Toutに接続されている。これら無接点ス
イツチSW1，SW2，…，SWnは、例えば半導体
アナログスイツチで構成され、その切換時間は数
μs〜数ｍｓである。
れに増幅器A1，A2，…，Anが接続され、各増幅
器A1，A2，…，Anのそれぞれに高速の無接点ス
イツチSW1，SW2，…，SWnが接続され、無接
点スイツチSW1，SW2，…，SWnの各他端が出
力端子Toutに接続されている。これら無接点ス
イツチSW1，SW2，…，SWnは、例えば半導体
アナログスイツチで構成され、その切換時間は数
μs〜数ｍｓである。
上記従来例は、多数の入力信号を短時間で切換
するために、高速の無接点スイツチが使用されて
いる。また入力レベルが例えば、ひずみゲージで
構成されるブリツジ回路から出力されるひずみ検
出器信号のような数μV〜数10ｍＶのアナログ信
号である場合、無接点スイツチのスイツチング動
作のためのノイズ成分が入力信号に重畳されて誤
差が生じ、これを防止するために、高速切換を行
なう前に、増幅器により数Ｖオーダまで信号レベ
ルを上げている。
するために、高速の無接点スイツチが使用されて
いる。また入力レベルが例えば、ひずみゲージで
構成されるブリツジ回路から出力されるひずみ検
出器信号のような数μV〜数10ｍＶのアナログ信
号である場合、無接点スイツチのスイツチング動
作のためのノイズ成分が入力信号に重畳されて誤
差が生じ、これを防止するために、高速切換を行
なう前に、増幅器により数Ｖオーダまで信号レベ
ルを上げている。
そしてまず、制御回路１０から無接点スイツチ
SW1に切換指令信号が送られると、そのスイツチ
SW1がオンし、その切換終了時に切換終了信号が
制御回路１０に送られる。これによつて制御回路
１０はＡ／Ｄ変換器２０に対して変換指令信号を
送り、Ａ／Ｄ変換器２０が入力端子T1に関する
アナログ信号をデイジタル信号に変換すると、変
換終了信号が制御回路１０に送られる。次に制御
回路１０がスイツチSW2に対して切換指令信号を
送り、上記と同様の動作を経て、入力端子T2に
関するアナログ信号がデイジタル信号に変換され
る。これを繰返して、入力端子Tnに関するアナ
ログ信号がデイジタル信号に変換され、切換回路
の一連の動作が終了する。
SW1に切換指令信号が送られると、そのスイツチ
SW1がオンし、その切換終了時に切換終了信号が
制御回路１０に送られる。これによつて制御回路
１０はＡ／Ｄ変換器２０に対して変換指令信号を
送り、Ａ／Ｄ変換器２０が入力端子T1に関する
アナログ信号をデイジタル信号に変換すると、変
換終了信号が制御回路１０に送られる。次に制御
回路１０がスイツチSW2に対して切換指令信号を
送り、上記と同様の動作を経て、入力端子T2に
関するアナログ信号がデイジタル信号に変換され
る。これを繰返して、入力端子Tnに関するアナ
ログ信号がデイジタル信号に変換され、切換回路
の一連の動作が終了する。
しかし、上記従来例においては、入力端子T1，
T2，…，Tnと同数の増幅器が必要となり、この
増幅器は高価であるばかりでなく、１つ当りのス
ペースが比較的大きいために、入力端子の数が多
くなるに従つて、切換回路の全体の価格が上昇
し、またスペースが大きくなるという問題があ
る。
T2，…，Tnと同数の増幅器が必要となり、この
増幅器は高価であるばかりでなく、１つ当りのス
ペースが比較的大きいために、入力端子の数が多
くなるに従つて、切換回路の全体の価格が上昇
し、またスペースが大きくなるという問題があ
る。
一方、高速の無接点スイツチSW1，SW2，…，
SWnの代わりに、リードリレー等の機械式リレ
ーまたはロータリスイツチ等のいわゆる有接点ス
イツチを使用すれば、微弱入力信号に対しても増
幅器A1，A2，…，Anが不要となり、前記問題は
生じない。
SWnの代わりに、リードリレー等の機械式リレ
ーまたはロータリスイツチ等のいわゆる有接点ス
イツチを使用すれば、微弱入力信号に対しても増
幅器A1，A2，…，Anが不要となり、前記問題は
生じない。
しかし、このような有接点スイツチは、切換時
間が数ｍｓ〜数100ｍｓ程度かかるために、多点
数（例えば1000点程度）の入力信号を順次切換え
る必要があるときには、全ての切換が完了するま
でに長時間を要することとなり、また、増幅器を
用いないでもすむがその場合には微弱な信号を精
度よくＡ／Ｄ変換するのに数10ｍｓ〜数100ｍｓ
の時間がかかり、例えば、数百Hz程度のある程度
早い現象の測定は不可能になる欠点がある。
間が数ｍｓ〜数100ｍｓ程度かかるために、多点
数（例えば1000点程度）の入力信号を順次切換え
る必要があるときには、全ての切換が完了するま
でに長時間を要することとなり、また、増幅器を
用いないでもすむがその場合には微弱な信号を精
度よくＡ／Ｄ変換するのに数10ｍｓ〜数100ｍｓ
の時間がかかり、例えば、数百Hz程度のある程度
早い現象の測定は不可能になる欠点がある。
このような問題を回避するためになされたもの
として、特開昭52−147052号に記載されたアナロ
グ入力信号切換装置がある。
として、特開昭52−147052号に記載されたアナロ
グ入力信号切換装置がある。
この従来のアナログ入力信号切換装置は、複数
のアナログ入力信号が導入されている複数個の第
１のマルチプレクサと、該マルチプレクサの各々
は上記複数のアナログ入力信号を順次切換えて一
つのアナログ信号を導出し得る機能を有すると共
に、上記各々のマルチプレクサ相互の切換周期は
同期されており、上記各々のマルチプレクサから
切換えによつて導出された各々の信号を変換する
ための信号変換手段と、上記変換された複数のア
ナログ信号を上記複数個の第１のマルチプレクサ
の切換周期に同期して一つのアナログ信号を導出
する切換機能を有する第２のマルチプレクサとを
備えたものである。
のアナログ入力信号が導入されている複数個の第
１のマルチプレクサと、該マルチプレクサの各々
は上記複数のアナログ入力信号を順次切換えて一
つのアナログ信号を導出し得る機能を有すると共
に、上記各々のマルチプレクサ相互の切換周期は
同期されており、上記各々のマルチプレクサから
切換えによつて導出された各々の信号を変換する
ための信号変換手段と、上記変換された複数のア
ナログ信号を上記複数個の第１のマルチプレクサ
の切換周期に同期して一つのアナログ信号を導出
する切換機能を有する第２のマルチプレクサとを
備えたものである。
これをさらに詳しく説明すると、外部より導入
されたアナログ信号は、各信号レベル毎にグルー
プ分けされ、第１のマルチプレクサを経由して、
各グループ毎に備えられた電圧電圧変換器で絶縁
増幅され、グループ毎の第２のマルチプレクサを
経由してＡ／Ｄ変換器に入力され、デイジタル変
換された後、計算機またはデイジタル機器に接続
される。そして、データを取込む際は、まず、第
１のマルチプレクサ内の各同一順位の切換スイツ
チを各々同時に閉じ、各電圧電圧変換器の時定数
Ｔ時間後、グループ毎の第２のマルチプレクサの
切換スイツチを順々に切換えてＡ／Ｄ変換するよ
うになつている。
されたアナログ信号は、各信号レベル毎にグルー
プ分けされ、第１のマルチプレクサを経由して、
各グループ毎に備えられた電圧電圧変換器で絶縁
増幅され、グループ毎の第２のマルチプレクサを
経由してＡ／Ｄ変換器に入力され、デイジタル変
換された後、計算機またはデイジタル機器に接続
される。そして、データを取込む際は、まず、第
１のマルチプレクサ内の各同一順位の切換スイツ
チを各々同時に閉じ、各電圧電圧変換器の時定数
Ｔ時間後、グループ毎の第２のマルチプレクサの
切換スイツチを順々に切換えてＡ／Ｄ変換するよ
うになつている。
しかしながら、グループ毎の第２のマルチプレ
クサの切換スイツチが最後のグループまで順次オ
ンオフを繰返した後、第１のマルチプレクサ内の
次順位の切換スイツチを各々同時に閉じてから
も、やはり上記時定数Ｔ時間を待つてから、第２
のマルチプレクサのオンオフ動作を開始させるよ
うにしているため、上記時定数Ｔ時間だけ無駄な
時間を浪費することとなり、多点数（例えば1000
点程度）の入力信号を順次切換える場合には、無
視し得ない長い時間を要し、測定データの可及的
同時性を追及する上で不都合である。
クサの切換スイツチが最後のグループまで順次オ
ンオフを繰返した後、第１のマルチプレクサ内の
次順位の切換スイツチを各々同時に閉じてから
も、やはり上記時定数Ｔ時間を待つてから、第２
のマルチプレクサのオンオフ動作を開始させるよ
うにしているため、上記時定数Ｔ時間だけ無駄な
時間を浪費することとなり、多点数（例えば1000
点程度）の入力信号を順次切換える場合には、無
視し得ない長い時間を要し、測定データの可及的
同時性を追及する上で不都合である。
本発明は、上記事情に鑑みてなされたもので、
その目的とするところは、比較的低速の有接点ス
イツチと高速の無接点スイツチを用いて高価で且
つスペースの嵩張る増幅器を大幅に減少させつ
つ、実質上高速の無接点スイツチの切換時間をも
つて多数の各入力信号を切換えることのできる切
換回路を提供することにある。
その目的とするところは、比較的低速の有接点ス
イツチと高速の無接点スイツチを用いて高価で且
つスペースの嵩張る増幅器を大幅に減少させつ
つ、実質上高速の無接点スイツチの切換時間をも
つて多数の各入力信号を切換えることのできる切
換回路を提供することにある。
本発明は、多数の微弱な入力信号を増幅し且つ
時分割して順次出力する切換回路において、切換
回路の各入力端子に比較的低速の有接点スイツチ
の一方の接点側を１つずつ接続し、前記有接点ス
イツチの他方の接点側を複数個ずつにグループ化
し互いに接続して前記グループ毎に増幅器を１つ
ずつ接続し、前記増幅器に１つずつ高速の無接点
スイツチを接続し、前記無接点スイツチの他側を
互いに接続して切換回路の出力端とし、前記各グ
ループ中の前記有接点スイツチにそれぞれ切換順
位を定め、最初の順位の前記各グループ中の前記
有接点スイツチを予め１回限りオンさせておきそ
れぞれ所定の時間内に前記各グループに対応する
前記無接点スイツチを最初のグループから最後の
グループまで順次オンオフさせ、この無接点スイ
ツチのオフ動作に関連させて対応するグループ内
の最初の順位の前記有接点スイツチをオフさせる
と共に次順位の前記有接点スイツチをオンさせ、
最初の順位の最後のグループに対応する前記無接
点スイツチのオフ動作が終了したらこのオフ動作
に関連させて対応する最後のグループ内の最初の
順位の前記有接点スイツチをオフさせると共に次
順位の前記有接点スイツチをオンさせ、引続き次
順位の最初のグループから再び前記無接点スイツ
チおよび前記有接点スイツチを同様にオンオフさ
せる制御回路を有し、有接点スイツチのグループ
数をＭとし、１つの有接点スイツチが切換えられ
てからその入力信号の増幅出力が安定するまでの
時間に無接点スイツチの動作時間を加えた時間を
TLとしたとき、無接点スイツチの動作時間THを、 TH≧TL／Ｍ なる関係式を満足するように設定したことによつ
て上記目的を完全に達成することができる。
時分割して順次出力する切換回路において、切換
回路の各入力端子に比較的低速の有接点スイツチ
の一方の接点側を１つずつ接続し、前記有接点ス
イツチの他方の接点側を複数個ずつにグループ化
し互いに接続して前記グループ毎に増幅器を１つ
ずつ接続し、前記増幅器に１つずつ高速の無接点
スイツチを接続し、前記無接点スイツチの他側を
互いに接続して切換回路の出力端とし、前記各グ
ループ中の前記有接点スイツチにそれぞれ切換順
位を定め、最初の順位の前記各グループ中の前記
有接点スイツチを予め１回限りオンさせておきそ
れぞれ所定の時間内に前記各グループに対応する
前記無接点スイツチを最初のグループから最後の
グループまで順次オンオフさせ、この無接点スイ
ツチのオフ動作に関連させて対応するグループ内
の最初の順位の前記有接点スイツチをオフさせる
と共に次順位の前記有接点スイツチをオンさせ、
最初の順位の最後のグループに対応する前記無接
点スイツチのオフ動作が終了したらこのオフ動作
に関連させて対応する最後のグループ内の最初の
順位の前記有接点スイツチをオフさせると共に次
順位の前記有接点スイツチをオンさせ、引続き次
順位の最初のグループから再び前記無接点スイツ
チおよび前記有接点スイツチを同様にオンオフさ
せる制御回路を有し、有接点スイツチのグループ
数をＭとし、１つの有接点スイツチが切換えられ
てからその入力信号の増幅出力が安定するまでの
時間に無接点スイツチの動作時間を加えた時間を
TLとしたとき、無接点スイツチの動作時間THを、 TH≧TL／Ｍ なる関係式を満足するように設定したことによつ
て上記目的を完全に達成することができる。
以下添付図面に示す実施例に基づいて本発明を
詳述する。
詳述する。
第２図は本発明の一実施例を示す回路図であ
り、第３図は上記実施例のタイミングチヤートで
ある。
り、第３図は上記実施例のタイミングチヤートで
ある。
図中、切換回路の入力端子T11，T12，…T1n，
…，T2n，…Tmnはそれぞれ、比較的低速の有
接点スイツチS11，S12，…，S1n，…，S2n，…，
Smnの一方の接点側、つまり可動接点側に接続
されている。そして上記有接点スイツチS11，S12
…，S1n…，S2n…，Smnの他方の接点側、つま
り固定接点側はｍ個のグループに配分化され、第
１スイツチグループSG1、第２スイツチグループ
SG2，…，第ｍスイツチグループSGmはそれぞ
れ、各グループ内で前記有接点スイツチの固定接
点側が互いに接続され、しかも増幅器AG1，
AG2，…，AGmと接続されている。更に増幅器
AG1，AG2，…，AGmは、それぞれ高速の無接
点スイツチS1，S2，…，Smを介して切換回路の
１つの出力端子Toutと接続されている。この出
力端子Toutには、例えば、Ａ／Ｄ変換器２０が
接続されている。
…，T2n，…Tmnはそれぞれ、比較的低速の有
接点スイツチS11，S12，…，S1n，…，S2n，…，
Smnの一方の接点側、つまり可動接点側に接続
されている。そして上記有接点スイツチS11，S12
…，S1n…，S2n…，Smnの他方の接点側、つま
り固定接点側はｍ個のグループに配分化され、第
１スイツチグループSG1、第２スイツチグループ
SG2，…，第ｍスイツチグループSGmはそれぞ
れ、各グループ内で前記有接点スイツチの固定接
点側が互いに接続され、しかも増幅器AG1，
AG2，…，AGmと接続されている。更に増幅器
AG1，AG2，…，AGmは、それぞれ高速の無接
点スイツチS1，S2，…，Smを介して切換回路の
１つの出力端子Toutと接続されている。この出
力端子Toutには、例えば、Ａ／Ｄ変換器２０が
接続されている。
そして、上記有接点スイツチS11〜Smn、無接
点スイツチS1〜SmおよびＡ／Ｄ変換器２０は、
制御回路１１にそれぞれ接続されており、以下に
述べるような予め定められた順序に従がいスイツ
チの切換制御およびＡ／Ｄ変換制御がなされる。
点スイツチS1〜SmおよびＡ／Ｄ変換器２０は、
制御回路１１にそれぞれ接続されており、以下に
述べるような予め定められた順序に従がいスイツ
チの切換制御およびＡ／Ｄ変換制御がなされる。
有接点スイツチS11〜S1n，S21〜S2n，Sm1〜
Smnは、リードリレー等の機械式リレーまたは
ロータリースイツチ等で構成され、その切換時間
は数ｍｓ〜数100ｍｓ程度のものである。無接点
スイツチS1〜Smは半導体アナログスイツチ等で
構成され、その切換時間は数μs〜数ｍｓのもので
ある。
Smnは、リードリレー等の機械式リレーまたは
ロータリースイツチ等で構成され、その切換時間
は数ｍｓ〜数100ｍｓ程度のものである。無接点
スイツチS1〜Smは半導体アナログスイツチ等で
構成され、その切換時間は数μs〜数ｍｓのもので
ある。
また各スイツチグループSG1〜SGm内の各有
接点スイツチは、それぞれ切換順位が定められて
おり、例えば、スイツチグループSG1における切
換順位はスイツチS11，S12…S1nの順であり、ス
イツチグループSG2における切換順位はスイツチ
S21，S22…，S2nの順であり以下同様である。
接点スイツチは、それぞれ切換順位が定められて
おり、例えば、スイツチグループSG1における切
換順位はスイツチS11，S12…S1nの順であり、ス
イツチグループSG2における切換順位はスイツチ
S21，S22…，S2nの順であり以下同様である。
また、各スイツチグループ毎に対応して設けら
れた無接点スイツチS1〜Smは最初のグループに
対応するスイツチS1から順次最後のグループに対
応するスイツチSmへ、更に引続きこの最後のグ
ループに対応するスイツチSmから再び最初のグ
ループに対応するスイツチS1へというような順序
で順次高速でオン、オフ動作をするように制御回
路１１によつて制御される。そして、この無接点
スイツチS1〜Smのオフ動作に関連させて、それ
ぞれ対応するグループ内のオン動作中の有接点ス
イツチ（例えばS11）をオフさせ、次順位の有接
点スイツチ（例えばS12）をオンさせるように、
制御回路１１によつて制御される。すなわち、あ
る切換順位における有接点スイツチの状態につい
て着目してみると、当該切換順位における有接点
スイツチ（例えば、S12）は１つ前の切換順位に
おける無接点スイツチ（例えばS1）のオフ動作に
関連して既にオンされていることになる。従つ
て、有接点スイツチは、高速の無接点スイツチが
ｍ個のグループ分のスイツチ動作を１巡するまで
にスイツチ動作つまりオン、オフ動作をすればよ
いので、比較的低速のリードリレー等を用いても
切換回路全体における切換時間には殆んど影響を
与えない。この点については後述する。
れた無接点スイツチS1〜Smは最初のグループに
対応するスイツチS1から順次最後のグループに対
応するスイツチSmへ、更に引続きこの最後のグ
ループに対応するスイツチSmから再び最初のグ
ループに対応するスイツチS1へというような順序
で順次高速でオン、オフ動作をするように制御回
路１１によつて制御される。そして、この無接点
スイツチS1〜Smのオフ動作に関連させて、それ
ぞれ対応するグループ内のオン動作中の有接点ス
イツチ（例えばS11）をオフさせ、次順位の有接
点スイツチ（例えばS12）をオンさせるように、
制御回路１１によつて制御される。すなわち、あ
る切換順位における有接点スイツチの状態につい
て着目してみると、当該切換順位における有接点
スイツチ（例えば、S12）は１つ前の切換順位に
おける無接点スイツチ（例えばS1）のオフ動作に
関連して既にオンされていることになる。従つ
て、有接点スイツチは、高速の無接点スイツチが
ｍ個のグループ分のスイツチ動作を１巡するまで
にスイツチ動作つまりオン、オフ動作をすればよ
いので、比較的低速のリードリレー等を用いても
切換回路全体における切換時間には殆んど影響を
与えない。この点については後述する。
尚、スイツチの切換のスタート時点においては
最初の順位の有接点スイツチS11，S12，…Sm1は
オフしているので、予め、これらを同時にオンさ
せるか、無接点スイツチS1〜Smを最初のグルー
プから最後のグループまで順次オンオフさせるこ
とによつて前記有接点スイツチS11，S12…Sm1を
順次オンさせるよう構成しておくものとする。
最初の順位の有接点スイツチS11，S12，…Sm1は
オフしているので、予め、これらを同時にオンさ
せるか、無接点スイツチS1〜Smを最初のグルー
プから最後のグループまで順次オンオフさせるこ
とによつて前記有接点スイツチS11，S12…Sm1を
順次オンさせるよう構成しておくものとする。
次に上記実施例の動作について説明する。
まず入力端子T11〜Tmnには、それぞれ10ｍｖ
以下のアナログ入力信号が印加されているとす
る。制御回路１１からの切換指令信号により、有
接点スイツチS11，S21，…，Sm1がほぼ同時に数
100ｍｓ程度オンし、各入力信号が増幅器AG1，
AG2，…，AGmによつてそれぞれ数ｖ程度に増
幅される。ここにおいて、前記各有接点スイツチ
で微弱な入力信号を切換えても無接点スイツチを
用いる場合に生じるような切換誤差は生じない。
以下のアナログ入力信号が印加されているとす
る。制御回路１１からの切換指令信号により、有
接点スイツチS11，S21，…，Sm1がほぼ同時に数
100ｍｓ程度オンし、各入力信号が増幅器AG1，
AG2，…，AGmによつてそれぞれ数ｖ程度に増
幅される。ここにおいて、前記各有接点スイツチ
で微弱な入力信号を切換えても無接点スイツチを
用いる場合に生じるような切換誤差は生じない。
次に有接点スイツチS11のオン時間の終了近く
で、無接点スイツチS1がオンし、この無接点スイ
ツチS1のオフにより有接点スイツチS11がオフし、
これにより第１スイツチグループSG1内の切換順
位が２番目の有接点スイツチS12をオンさせる。
また無接点スイツチS1がオフすると、次のグルー
プに対応する無接点スイツチS2がオンする。その
後無接点スイツチS2がオフすると、有接点スイツ
チS21がオフし切換順位が２番目の有接点スイツ
チS22がオンし、また有接点スイツチS3がオンす
る。この繰返しによつて、無接点スイツチS1〜
Smが順次オンし、各無接点スイツチがオフする
ことにより、それらにそれぞれ関連したスイツチ
グループ内の現在の切換順位の有接点スイツチが
オフし、次の切換順位の有接点スイツチがオンす
る。このようにして無接点スイツチSmがオンす
る。これにより、入力端子T11，T21，…，Tm1
における入力信号が出力端子Toutに順次現われ
る。
で、無接点スイツチS1がオンし、この無接点スイ
ツチS1のオフにより有接点スイツチS11がオフし、
これにより第１スイツチグループSG1内の切換順
位が２番目の有接点スイツチS12をオンさせる。
また無接点スイツチS1がオフすると、次のグルー
プに対応する無接点スイツチS2がオンする。その
後無接点スイツチS2がオフすると、有接点スイツ
チS21がオフし切換順位が２番目の有接点スイツ
チS22がオンし、また有接点スイツチS3がオンす
る。この繰返しによつて、無接点スイツチS1〜
Smが順次オンし、各無接点スイツチがオフする
ことにより、それらにそれぞれ関連したスイツチ
グループ内の現在の切換順位の有接点スイツチが
オフし、次の切換順位の有接点スイツチがオンす
る。このようにして無接点スイツチSmがオンす
る。これにより、入力端子T11，T21，…，Tm1
における入力信号が出力端子Toutに順次現われ
る。
次に、無接点スイツチSmがオフすると、最初
のグループに対応する無接点スイツチS1が再びオ
ンし、上記同様の動作を通じて、入力端子T12，
T22，…，Tm2における入力信号が出力端子Tout
に順次現われる。これを繰返して、結局入力端子
T1n，T2n，…，Tmnにおける入力信号が出力端
子Toutに現われて、一連の切換動作が終了する。
のグループに対応する無接点スイツチS1が再びオ
ンし、上記同様の動作を通じて、入力端子T12，
T22，…，Tm2における入力信号が出力端子Tout
に順次現われる。これを繰返して、結局入力端子
T1n，T2n，…，Tmnにおける入力信号が出力端
子Toutに現われて、一連の切換動作が終了する。
第３図に矢印で示したような各スイツチの切換
制御は、制御回路１１によつて行なわれる。ここ
で切換回路を起動させるには、有接点スイツチ
S11，S21，…，Sm1を総てオンにし、有接点スイ
ツチS11のオン期間内にスイツチS1をオンさせれ
ばよい。
制御は、制御回路１１によつて行なわれる。ここ
で切換回路を起動させるには、有接点スイツチ
S11，S21，…，Sm1を総てオンにし、有接点スイ
ツチS11のオン期間内にスイツチS1をオンさせれ
ばよい。
尚、各有接点スイツチをグループ化する場合の
条件は、入力信号のレベル、増幅器の価格、スペ
ース、Ａ／Ｄ変換器の変換速度等を考慮するが、
この他に次式を満足させる必要がある。
条件は、入力信号のレベル、増幅器の価格、スペ
ース、Ａ／Ｄ変換器の変換速度等を考慮するが、
この他に次式を満足させる必要がある。
TH≧TL／Ｍ
ここでＭは有接点スイツチのグループ数、TH
は無接点スイツチの動作時間で所定の信号処理時
間例えば、増幅器の出力を無接点スイツチで切換
えてＡ／Ｄ変換が完了するまでの時間、TLは１
つの有接点スイツチが切換してからその入力信号
の増幅出力が安定するまでの時間に無接点スイツ
チの動作時間を加えた時間とする。
は無接点スイツチの動作時間で所定の信号処理時
間例えば、増幅器の出力を無接点スイツチで切換
えてＡ／Ｄ変換が完了するまでの時間、TLは１
つの有接点スイツチが切換してからその入力信号
の増幅出力が安定するまでの時間に無接点スイツ
チの動作時間を加えた時間とする。
このように構成された第２図示実施例におい
て、各入力端子と接続されるスイツチS11〜Smn
をグループ化し、そのグループの数と同じ数だけ
増幅器を設ければよいので、増幅器の数を従来よ
りも減少できる。第２図示実施例の場合は、従来
回路よりも1/n個の増幅器で、従来と同じ性能の
切換回路を得られる。
て、各入力端子と接続されるスイツチS11〜Smn
をグループ化し、そのグループの数と同じ数だけ
増幅器を設ければよいので、増幅器の数を従来よ
りも減少できる。第２図示実施例の場合は、従来
回路よりも1/n個の増幅器で、従来と同じ性能の
切換回路を得られる。
また、上記実施例によれば、スタート時点に限
り、つまり最初の順位における場合のみ各有接点
スイツチS11，S21，…，Sm1を、同時にオンとし
または、最初のグループから最後のグループまで
順次オンとした後、所定の安定時間（数100ｍｓ
程度）待つ必要があるが、第２順位以降の有接点
スイツチS12，S22，…，Sm2は、前順位の有接点
スイツチS11，S21，…，Sm1がオフとされた直後
にオンとされ、当該順位の入力信号の切換えが無
接点スイツチS1〜Smによつて行われるまでには、
前順位の入力信号T11，T21，…，Tm1が無接点
スイツチS1〜Smでの信号取込時間が１巡するま
での時間（無接点スイツチの動作時間で所定の信
号処理時間、例えば増幅器の出力を無接点スイツ
チで切換えてＡ／Ｄ変換を完了するまでの時間に
グループ数ｍを乗じた時間）が安定時間として有
効に使えるので、当該順位の入力信号の取込みの
ために、その安定時間分をその都度設ける必要は
なく、実質的には高速の無接点スイツチの切換え
時間で、信号の切換が行えることになる。
り、つまり最初の順位における場合のみ各有接点
スイツチS11，S21，…，Sm1を、同時にオンとし
または、最初のグループから最後のグループまで
順次オンとした後、所定の安定時間（数100ｍｓ
程度）待つ必要があるが、第２順位以降の有接点
スイツチS12，S22，…，Sm2は、前順位の有接点
スイツチS11，S21，…，Sm1がオフとされた直後
にオンとされ、当該順位の入力信号の切換えが無
接点スイツチS1〜Smによつて行われるまでには、
前順位の入力信号T11，T21，…，Tm1が無接点
スイツチS1〜Smでの信号取込時間が１巡するま
での時間（無接点スイツチの動作時間で所定の信
号処理時間、例えば増幅器の出力を無接点スイツ
チで切換えてＡ／Ｄ変換を完了するまでの時間に
グループ数ｍを乗じた時間）が安定時間として有
効に使えるので、当該順位の入力信号の取込みの
ために、その安定時間分をその都度設ける必要は
なく、実質的には高速の無接点スイツチの切換え
時間で、信号の切換が行えることになる。
また、微弱な入力信号は、無接点スイツチの場
合スイツチング動作のためのノイズ成分が入力信
号に重畳され易いが、上記実施例のように、有接
点スイツチの場合、その欠点がない。
合スイツチング動作のためのノイズ成分が入力信
号に重畳され易いが、上記実施例のように、有接
点スイツチの場合、その欠点がない。
以上詳述したように本発明によれば、複数の微
弱入力信号を増幅した後に高速で時分割して順次
出力する切換回路において、入力信号をいくつか
にグループ化し、各グループ内で各入力信号を低
速切換スイツチによつて時分割した後に増幅し、
その増幅器の後で高速切換スイツチによつて各入
力信号を時分割することとし、特に、最初の順位
の各グループ中の有接点スイツチは、最初スター
トさせるときに限り１回だけ予めオンし所定の時
定時間後それぞれ所定の時間内に無接点スイツチ
で最初のグループから順次時分割するが、次順位
以降の各グループ中の有接点スイツチは、当該順
位の各有接点スイツチがオフとなるときにオンさ
れるように構成し、さらに、有接点スイツチのグ
ループ数をＭとし、１つの有接点スイツチが切換
えられてからその入力信号の増幅出力が安定する
までの時間に無接点スイツチの動作時間を加えた
時間をTLとしたとき、無接点スイツチの動作時
間THを、 TH≧TL／Ｍ なる関係式を満足するように設定したので、上記
公報に記載された従来のアナログ入力信号切換装
置のように、各順位の最後のグループ内のデータ
を取り込む毎に所定の時定時間をとる必要がな
く、各入力信号の切換時間は、実質上高速の無接
点スイツチの切換時間（例えば、半導体アナログ
スイツチを用いれば数μs〜数ｍｓ）となり、従来
の如く入力信号の数と同数の増幅器と高速無接点
スイツチを設けたものと同程度の切換時間とする
ことができると共に、その増幅器の数を減少する
ことができ、したがつて切換回路全体の価格が低
下し、また切換回路全体の形状を小さくすること
ができる。
弱入力信号を増幅した後に高速で時分割して順次
出力する切換回路において、入力信号をいくつか
にグループ化し、各グループ内で各入力信号を低
速切換スイツチによつて時分割した後に増幅し、
その増幅器の後で高速切換スイツチによつて各入
力信号を時分割することとし、特に、最初の順位
の各グループ中の有接点スイツチは、最初スター
トさせるときに限り１回だけ予めオンし所定の時
定時間後それぞれ所定の時間内に無接点スイツチ
で最初のグループから順次時分割するが、次順位
以降の各グループ中の有接点スイツチは、当該順
位の各有接点スイツチがオフとなるときにオンさ
れるように構成し、さらに、有接点スイツチのグ
ループ数をＭとし、１つの有接点スイツチが切換
えられてからその入力信号の増幅出力が安定する
までの時間に無接点スイツチの動作時間を加えた
時間をTLとしたとき、無接点スイツチの動作時
間THを、 TH≧TL／Ｍ なる関係式を満足するように設定したので、上記
公報に記載された従来のアナログ入力信号切換装
置のように、各順位の最後のグループ内のデータ
を取り込む毎に所定の時定時間をとる必要がな
く、各入力信号の切換時間は、実質上高速の無接
点スイツチの切換時間（例えば、半導体アナログ
スイツチを用いれば数μs〜数ｍｓ）となり、従来
の如く入力信号の数と同数の増幅器と高速無接点
スイツチを設けたものと同程度の切換時間とする
ことができると共に、その増幅器の数を減少する
ことができ、したがつて切換回路全体の価格が低
下し、また切換回路全体の形状を小さくすること
ができる。
第１図は従来の切換回路を示す回路図、第２図
は本発明の一実施例を示す回路図、第３図は上記
実施例のタイミングチヤートである。 T11〜Tmn……切換回路の入力端子、SG1〜
SGm……スイツチグループ、S11〜Smn……有接
点スイツチ、AG1〜AGm……増幅器、S1〜Sm…
…無接点スイツチ、Tout……切換回路の出力端
子、１１……制御回路。
は本発明の一実施例を示す回路図、第３図は上記
実施例のタイミングチヤートである。 T11〜Tmn……切換回路の入力端子、SG1〜
SGm……スイツチグループ、S11〜Smn……有接
点スイツチ、AG1〜AGm……増幅器、S1〜Sm…
…無接点スイツチ、Tout……切換回路の出力端
子、１１……制御回路。
Claims (1)
- 【特許請求の範囲】 １ 多数の微弱な入力信号を増幅し且つ時分割し
て順次出力する切換回路において、切換回路の各
入力端子に比較的低速の有接点スイツチの一方の
接点側を１つずつ接続し、前記有接点スイツチの
他方の接点側を複数個ずつにグループ化し互いに
接続して前記グループ毎に増幅器を１つずつ接続
し、前記増幅器に１つずつ高速の無接点スイツチ
を接続し、前記無接点スイツチの他側を互いに接
続して切換回路の出力端とし、前記各グループ中
の前記有接点スイツチにそれぞれ切換順位を定
め、最初の順位の前記各グループ中の前記有接点
スイツチを予め１回限りオンさせておきそれぞれ
所定の時間内に前記各グループに対応する前記無
接点スイツチを最初のグループから最後のグルー
プまで順次オンオフさせ、この無接点スイツチの
オフ動作に関連させて対応するグループ内の最初
の順位の前記有接点スイツチをオフさせると共に
次順位の前記有接点スイツチをオンさせ、最初の
順位の最後のグループに対応する前記無接点スイ
ツチのオフ動作が終了したらこのオフ動作に関連
させて対応する最後のグループ内の最初の順位の
前記有接点スイツチをオフさせると共に次順位の
前記有接点スイツチをオンさせ、引続き次順位の
最初のグループから再び前記無接点スイツチおよ
び前記有接点スイツチを同様にオンオフさせる制
御回路を有し、有接点スイツチのグループ数をＭ
とし、１つの有接点スイツチが切換えられてか
ら、その入力信号の増幅出力が安定するまでの時
間に無接点スイツチの動作時間を加えた時間を
TLとしたとき、無接点スイツチの動作時間THを、 TH≧TL／Ｍ なる関係式を満足するように設定したことを特徴
とする切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1796282A JPS58136135A (ja) | 1982-02-06 | 1982-02-06 | 切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1796282A JPS58136135A (ja) | 1982-02-06 | 1982-02-06 | 切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58136135A JPS58136135A (ja) | 1983-08-13 |
| JPH0315372B2 true JPH0315372B2 (ja) | 1991-02-28 |
Family
ID=11958364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1796282A Granted JPS58136135A (ja) | 1982-02-06 | 1982-02-06 | 切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58136135A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184927A (ja) * | 1985-02-12 | 1986-08-18 | Hitachi Ltd | Ｄａ変換器 |
| JPH0354912A (ja) * | 1989-07-24 | 1991-03-08 | Y K Kikaku:Kk | 高周波信号切替え方式 |
| JPH03107204A (ja) * | 1989-09-21 | 1991-05-07 | Anritsu Corp | 信号発生器 |
| CN1846352A (zh) * | 2004-11-22 | 2006-10-11 | 特斯检验株式会社 | 多路复用器电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52147052A (en) * | 1976-06-02 | 1977-12-07 | Hitachi Ltd | Analogue input signal switching unit |
-
1982
- 1982-02-06 JP JP1796282A patent/JPS58136135A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58136135A (ja) | 1983-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4143365A (en) | Device for the acquisition and storage of an electrical signal | |
| US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
| JPH0315372B2 (ja) | ||
| JPH0738587B2 (ja) | 多重アナログ信号の増幅・サンプル装置 | |
| JP2956124B2 (ja) | 波形発生装置 | |
| SU1513480A1 (ru) | Устройство дл воспроизведени кусочно-разрывных функций | |
| JP2994689B2 (ja) | ピーク検出器 | |
| SU1648351A1 (ru) | Способ векторэлектрокардиографии и векторкардиограф | |
| JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
| SU1752353A1 (ru) | Электронный стетоскоп | |
| JPS5939707B2 (ja) | デジタル信号処理器の機能確認装置 | |
| JPH05101228A (ja) | アナログ入力カードシステム | |
| JPH05110399A (ja) | マルチプレクサ入力切替装置 | |
| JPS60113158A (ja) | トレンドグラフ表示装置 | |
| JP3842329B2 (ja) | Ａ／ｄコンバータ | |
| JPS6051901A (ja) | 高感度コンパレ−タ | |
| JP2847887B2 (ja) | プログラマブルスキャナ | |
| SU1681398A1 (ru) | Устройство временной коммутации | |
| SU1266003A1 (ru) | Устройство двухступенчатого аналого-цифрового преобразовани | |
| SU1492334A1 (ru) | Устройство автоматического определени положени коммутатора сейсмических каналов цифровой сейсмостанции | |
| JP3444573B2 (ja) | 波形記憶装置 | |
| JPS58167966A (ja) | マルチ・チヤンネル・デイスプレイ装置 | |
| SU1656553A1 (ru) | Амплитудный анализатор | |
| SU1264360A1 (ru) | Устройство дл выбора канала | |
| RU1178224C (ru) | Способ контрол изол ции линий датчиков |