JPH02142159A - 集積回路の配線方法 - Google Patents
集積回路の配線方法Info
- Publication number
- JPH02142159A JPH02142159A JP29667588A JP29667588A JPH02142159A JP H02142159 A JPH02142159 A JP H02142159A JP 29667588 A JP29667588 A JP 29667588A JP 29667588 A JP29667588 A JP 29667588A JP H02142159 A JPH02142159 A JP H02142159A
- Authority
- JP
- Japan
- Prior art keywords
- block
- wiring
- region
- graph
- route
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000007796 conventional method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の配線方法に関し、特に集積回路の自
動レイアウトにおいて、チップ上の領域を複数の領域に
分割し配線を行なう時の配線領域の分割を疑似的なブロ
ックの挿入後行なう手法に関する。
動レイアウトにおいて、チップ上の領域を複数の領域に
分割し配線を行なう時の配線領域の分割を疑似的なブロ
ックの挿入後行なう手法に関する。
配線の概略経路を求める際、チップ上の配線領域の隣接
関係を示す第２図（ａ）に示す配線グラフを作成する。
関係を示す第２図（ａ）に示す配線グラフを作成する。
このグラフの頂点８はチャネル領域同志の交差部分を示
し、頂点９はチャネル領域に面するブロックのいくつか
の端子に対応する。グラフの各辺はチャネル領域もしく
はブロック上の領域に相当し、各辺ごとにチャネル領域
の幅、長さを持つ。この配線グラフ上で各配線の接続要
求に応じて最適な概略経路をもとめる。第２図（ａ）の
例ではブロックＹを２分割することにより配線グラフの
表現を細かにしている。
し、頂点９はチャネル領域に面するブロックのいくつか
の端子に対応する。グラフの各辺はチャネル領域もしく
はブロック上の領域に相当し、各辺ごとにチャネル領域
の幅、長さを持つ。この配線グラフ上で各配線の接続要
求に応じて最適な概略経路をもとめる。第２図（ａ）の
例ではブロックＹを２分割することにより配線グラフの
表現を細かにしている。
第２図（ｂ）はブロックＸの端子ＸとブロックＹの端子
ｙの接続の概略経路をもとめた例である。
ｙの接続の概略経路をもとめた例である。
この概略経路にもとすいて忠実に配線を行なったのが第
２図（ｃ）であり、これらはＳｌ、Ｓ２の領域をわざわ
ざ使用しているので配線結果としてはう回してしまって
いる。第２図（ｄ）はこの接続に対して望ましい配線結
果の一例で、これは概略経路と一部分（Ｓｌ、Ｓ２の領
域）を使用していない。また場合によっては、第２図（
ｅ）に示すように最適な概略経路を求める際不要に８２
の領域を避けたものを得ることがある。
２図（ｃ）であり、これらはＳｌ、Ｓ２の領域をわざわ
ざ使用しているので配線結果としてはう回してしまって
いる。第２図（ｄ）はこの接続に対して望ましい配線結
果の一例で、これは概略経路と一部分（Ｓｌ、Ｓ２の領
域）を使用していない。また場合によっては、第２図（
ｅ）に示すように最適な概略経路を求める際不要に８２
の領域を避けたものを得ることがある。
従来技術では領域Ｓのようにチャネル領域の各側のブロ
ックのはしの位置にある値以上の差があると配線グラフ
が必要な配線結果を表現できなくなり、配線結果として
チップサイズが小さく、配線長の短かくなるような概略
経路が求められないことがあった。
ックのはしの位置にある値以上の差があると配線グラフ
が必要な配線結果を表現できなくなり、配線結果として
チップサイズが小さく、配線長の短かくなるような概略
経路が求められないことがあった。
上述した従来の配線グラフ作成方法は、チャネル領域の
各側のブロック列の両端もしくは一方の位置の差がある
値以上の時、必要な配線結果を表現できなくなり、配線
グラフ上では最適であった概略経路が実際の配線では最
適とならないという欠点がある。
各側のブロック列の両端もしくは一方の位置の差がある
値以上の時、必要な配線結果を表現できなくなり、配線
グラフ上では最適であった概略経路が実際の配線では最
適とならないという欠点がある。
本発明の配線手法では、第１図に示すように、１つもし
くは２つ以上の連接した水平もしくは垂直チャネル領域
の上下（もしくは左右）にあるブロック列のはしの位置
の差がある与えられた値以上ある時、内側となったブロ
ック列の外側の空いた領域に擬似的なブロック（配線と
は接続をもたない）を挿入し配線グラフを作成する。
くは２つ以上の連接した水平もしくは垂直チャネル領域
の上下（もしくは左右）にあるブロック列のはしの位置
の差がある与えられた値以上ある時、内側となったブロ
ック列の外側の空いた領域に擬似的なブロック（配線と
は接続をもたない）を挿入し配線グラフを作成する。
次に、本発明について図面を参照して説明する。
まず、第３図により本発明の一実施例を説明する。第３
図（ａ）は配線を行なうチップの一部分である、ブロッ
クＸとＹの挟まれた水平チャネルに注目すると、下側の
ブロックＸの左端が上側のブロックＹの左端にくらべ内
側にあるので、この空いた領域Ｓに擬似的なブロック２
を挿入し、従来法により配線グラフを作成し第３図（ｂ
）を得る。
図（ａ）は配線を行なうチップの一部分である、ブロッ
クＸとＹの挟まれた水平チャネルに注目すると、下側の
ブロックＸの左端が上側のブロックＹの左端にくらべ内
側にあるので、この空いた領域Ｓに擬似的なブロック２
を挿入し、従来法により配線グラフを作成し第３図（ｂ
）を得る。
第３１１ｆｆｌ（ｂ）の１２はブロックＸの端子Ｘとブ
ロックＹの端子ｙの概略経路の一つでありこれにもとづ
いて配線を行なうとう回のない配線結果第３図（ｃ）を
得られる。
ロックＹの端子ｙの概略経路の一つでありこれにもとづ
いて配線を行なうとう回のない配線結果第３図（ｃ）を
得られる。
擬似的なブロックを挿入することにより必要な配線結果
を表現できる配線グラフを作成することができ、概略経
路の評価が正確に行なえる。
を表現できる配線グラフを作成することができ、概略経
路の評価が正確に行なえる。
第４図は本発明の他の実施例である。この例では与えら
れたブロックの配置の第４図（ａ）に対して従来法では
第４図（ｂ）もしくは第４図（ｃ）の２種類の配線グラ
フが作成可能であり、配線プログラムはいずれかを採用
する。第４図（ｂ）の配線グラフでは端子ｘ１と２の概
略経路が第４図（ｅ）の１５のように、第４図（Ｃ）の
配線グラフでは端子Ｘ２のｙの概略経路が第４図（「）
の１６のようにう回したパターンとなる。本発明によれ
ばブロック２とブロックＸ間の垂直チャネル（もしくは
ブロックＺＹとブロックＸ間の水平チャネル）に注目し
てブロック２の下側の空いた領域Ｓ（もしくはブロック
Ｘの左側の空いた領域Ｓ）に擬似的なブロック２を挿入
するので、第４図（ｄ）の配線グラフが得られ、第４図
（ｇ）に示す１６．１７のう回のない概略経路が両者に
対して表現でき、正確に概略経路を評価できる。
れたブロックの配置の第４図（ａ）に対して従来法では
第４図（ｂ）もしくは第４図（ｃ）の２種類の配線グラ
フが作成可能であり、配線プログラムはいずれかを採用
する。第４図（ｂ）の配線グラフでは端子ｘ１と２の概
略経路が第４図（ｅ）の１５のように、第４図（Ｃ）の
配線グラフでは端子Ｘ２のｙの概略経路が第４図（「）
の１６のようにう回したパターンとなる。本発明によれ
ばブロック２とブロックＸ間の垂直チャネル（もしくは
ブロックＺＹとブロックＸ間の水平チャネル）に注目し
てブロック２の下側の空いた領域Ｓ（もしくはブロック
Ｘの左側の空いた領域Ｓ）に擬似的なブロック２を挿入
するので、第４図（ｄ）の配線グラフが得られ、第４図
（ｇ）に示す１６．１７のう回のない概略経路が両者に
対して表現でき、正確に概略経路を評価できる。
以上説明したように本発明は連接したチャネル領域の各
側のはしにある大きな空いた領域に擬似的なブロックを
挿入することにより必要な配線結果を表現できる配線グ
ラフを作成することができ概略経路の評価が正確に行な
え、このため、チップサイズの縮小、配線長の短縮がで
きる効果がある。
側のはしにある大きな空いた領域に擬似的なブロックを
挿入することにより必要な配線結果を表現できる配線グ
ラフを作成することができ概略経路の評価が正確に行な
え、このため、チップサイズの縮小、配線長の短縮がで
きる効果がある。
第１図は本発明を説明する図でチップの一部分を示す図
、第２図（ａ）〜（ｅ）は従来法を説明する図、第３図
（ａ）〜（ｃ）は本発明の一実施例を説明する図、第４
図（ａ）〜（ｇ）は本発明の他の実施例を説明するため
の図である。 １・・・・・・ブロック、２・・・・・・挿入された擬
似プロッり、３・・・・・・空いた領域、４・・・・・
・垂直チャネル領域、５・・・・・・水平チャネル領域
、６・・・・・・連接したチャネル領域、７・・・・・
・ブロックの端子、８・・・・・・チャネル領域の交差
部分を示す頂点、９・・・・・・端子を代表する頂点、
１０・・・・・・チャネル領域に対応する辺、１１・・
・・・・ブロック上の領域に対応する辺、１２・・・・
・・概略経路、１３・・・・・・配線、１４・・・・・
・スルーホール、１５・・・・・・端子ｘ１とｙを結ぶ
概略経路、１６・・・・・・端子Ｘ２と２を結ぶ概略経
路。 代理人 弁理士 内 原 晋 （Ｃ） （ｃｔ） 茅 ｃｂン 竿 フーロ・ツク １ノー・（）虻ａｆ４ノｉ、４￥戒 ５５；Ｉζ＝１目−に７ノＵυｊ１ンに、回 （ａ−） （Ｃ） （ｃｔ） （ｇ） 席 閂
、第２図（ａ）〜（ｅ）は従来法を説明する図、第３図
（ａ）〜（ｃ）は本発明の一実施例を説明する図、第４
図（ａ）〜（ｇ）は本発明の他の実施例を説明するため
の図である。 １・・・・・・ブロック、２・・・・・・挿入された擬
似プロッり、３・・・・・・空いた領域、４・・・・・
・垂直チャネル領域、５・・・・・・水平チャネル領域
、６・・・・・・連接したチャネル領域、７・・・・・
・ブロックの端子、８・・・・・・チャネル領域の交差
部分を示す頂点、９・・・・・・端子を代表する頂点、
１０・・・・・・チャネル領域に対応する辺、１１・・
・・・・ブロック上の領域に対応する辺、１２・・・・
・・概略経路、１３・・・・・・配線、１４・・・・・
・スルーホール、１５・・・・・・端子ｘ１とｙを結ぶ
概略経路、１６・・・・・・端子Ｘ２と２を結ぶ概略経
路。 代理人 弁理士 内 原 晋 （Ｃ） （ｃｔ） 茅 ｃｂン 竿 フーロ・ツク １ノー・（）虻ａｆ４ノｉ、４￥戒 ５５；Ｉζ＝１目−に７ノＵυｊ１ンに、回 （ａ−） （Ｃ） （ｃｔ） （ｇ） 席 閂
Claims (1)
- 電子計算機を用いた集積回路の自動レイアウトに関し、
２つのブロックに挟まれた領域であるチャネル領域と各
ブロック上の領域に対し、まず配線ごとに各々が通過す
る領域の集合をもとめ、次に各配線の通過するチャネル
領域及びブロック上の領域の集合である各配線の概略経
路に基き、各領域での配線を行ない、全体の配線を行な
う二段階配線方法において、１つもしくは２つ以上連接
した水平もしくは垂直チャネル領域の上下もしくは左右
にあるブロック列のはしの位置の差がある与えられた値
以上ある時、内側となったブロック列の外側の空いた領
域に疑似的なブロックを挿入して概略経路を求めること
を特徴とする集積回路の配線方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29667588A JPH0748521B2 (ja) | 1988-11-22 | 1988-11-22 | 集積回路の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29667588A JPH0748521B2 (ja) | 1988-11-22 | 1988-11-22 | 集積回路の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02142159A true JPH02142159A (ja) | 1990-05-31 |
| JPH0748521B2 JPH0748521B2 (ja) | 1995-05-24 |
Family
ID=17836619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29667588A Expired - Lifetime JPH0748521B2 (ja) | 1988-11-22 | 1988-11-22 | 集積回路の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748521B2 (ja) |
-
1988
- 1988-11-22 JP JP29667588A patent/JPH0748521B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0748521B2 (ja) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
| US6088518A (en) | Method and system for porting an integrated circuit layout from a reference process to a target process | |
| US6567954B1 (en) | Placement and routing method in two dimensions in one plane for semiconductor integrated circuit | |
| JPH02142159A (ja) | 集積回路の配線方法 | |
| JPH0677324A (ja) | 導体部分のレイアウトデータの変換方法及びその装置 | |
| JP4188711B2 (ja) | 配線略図データ入力方式 | |
| CA1238986A (en) | Integrated circuit chip manufacture | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JPS63151048A (ja) | 半導体集積回路 | |
| JPH03116754A (ja) | 集積回路の配線設計方法 | |
| US5888893A (en) | Process for arranging printed conductors on the surface of a semiconductor component | |
| JPH0795561B2 (ja) | 半導体集積回路の製造方法 | |
| JP2005150556A (ja) | 半導体集積回路のレイアウト設計補助システム、配線のスリット生成方法および自動スリット生成装置 | |
| JP3522397B2 (ja) | 自動設計システム | |
| JP3278600B2 (ja) | 自動レイアウト方法及びその装置 | |
| JPH03154363A (ja) | 階層的配置処理方式 | |
| JP2508227B2 (ja) | 半導体集積回路の概略配線経路決定方法 | |
| JP2972713B2 (ja) | 半導体集積回路製造装置および半導体集積回路の配線方法、並びに記録媒体 | |
| JP2906830B2 (ja) | プリント板ｃａｄシステム | |
| JP2957708B2 (ja) | 半導体装置の出力ドット検査方法及び検査装置 | |
| JPH05206277A (ja) | 半導体集積回路装置の自動配線方法 | |
| JPH0749896A (ja) | 自動配置配線方法および自動配置配線装置 | |
| JPH088343A (ja) | 集積回路装置の電源配線 | |
| JPH0642255B2 (ja) | Ｉｃにおける機能ブロックの端子位置決定方式 | |
| JP2008021802A (ja) | パッド間の配線方法、そのプログラムおよび配線装置 |