JPH03154929A - 中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はパイプライン方式の中央処理装置に関し、特に
命令デコード部で検出したエラーを命令実行部に通知す
る方式に関する。

［従来の技術］ 従来のパイプライン方式の中央処理装置では。

命令デコード部で検出したエラーは命令デコード完了通
知信号と同じタイミングで命令実行部に通知していた。

命令デコード完了通知信号とは、命令デコード部でひと
つの命令の処理が完全に終了したときに命令実行部に対
して出される信号で。

命令実行部は、この信号がアクティブになるとマイクロ
命令を起動し、実行に移る。

［発明が解決しようとする課題］ 上述した従来の方式は、ひとつの命令が命令デコード部
で完全に処理されてから命令デコード完了通知信号をア
クティブにする方式であるため１その命令に関するエラ
ーはすべて命令デコード完了通知信号がアクティブにな
る前に命令デコード部で検出でき、命令デコード完了通
知信号をアクティブにすると同時にエラー情報を命令実
行部に通知できるところが１例えば、複数オペランドの
ある命令や、マスクデータのある命令２倍精度の長いイ
ミディエートオペランドをもつ命令などのいわゆる命令
語長の長い命令においては、命令デコード部での処理が
完全に終らないうちに命令デコード完了通知信号をアク
ティブにし、早目にマイクロ命令を起動させることが考
えられる。このような方式にした場合、途中で命令デコ
ード完了通知信号をアクティブにした後に、同じ命令内
でエラーが検出された場合、その情報を命令実行部に通
知できなくなる。

［課題を解決するための手段］ 本発明は、命令デコード部と命令実行部、および前記命
令デコード部と前記命令実行部との間に位置し、前記命
令デコード部から前記命令実行部に転送すべきデータを
格納する数段の先入れ先出しメモリ（以下、ＦＩＦＯと
言う）を有し、前記命令デコード部は前記命令実行部に
転送するデータを前記ＦＩＦＯに格納し、前記命令実行
部は。

マイクロ命令により前記ＦＩＦＯからデータを読み出す
ようなパイプライン方式の中央処理装置において、前記
ＦＩＦＯの各段毎に、前記命令デコード部で検出したエ
ラー情報をデータの格納と同時に記憶させる第１の手段
と、前記マイクロ命令が前記ＦＩＦＯに格納されたデー
タを取り出す時に、同時に前記第１の手段によって記憶
されたエラー情報を監視する第２の手段と、該第２の手
段により前記命令デコード部でエラーが検出されたこと
を認識するとマイクロ例外アドレスを生成する第３の手
段とを有することを特徴とする。

［実施例］ 以下に本発明について説明する。

最近の新アーキテクチャ−では、高級言語指向や水平型
指向などでマシン語命令も複雑となり。

語長の非常に長い命令が取り入れられるようになった。

その結果、パイプライン方式の中央処理装置においても
、前述した命令においては命令デコード部と命令実行部
を全く独立に動作させるのではなく、ある程度同期させ
て動作させる方法もある。

その実現法のひとつは、命令デコード部での処理が完全
に終わらないうちに、マイクロ命令を起動する方法であ
る。一般に語長の長い命令は、命令デコード部から命令
実行部に転送すべきデータが多い。例えば、複数オペラ
ンドのある命令で各オペランドにイミディエート値が許
されるような場合は、複数のイミディエート値を命令実
行部に転送しなければならない。また、１０進演算系の
命令や文字操作命令においては、そのオペランド・アド
レスや９桁数などを順次転送しなければならない。

このような命令においては、命令デコード部と命令実行
部の間にＦＩＦＯを設け、さらにマイクロ命令を早く起
動して、命令デコード部によるＦＩＦＯへのデータ・セ
ットと、命令実行部によるＦＩＦＯからの読み出しをハ
ンドシェーキングで行なうことが有効である。ところが
、この方式を採用するに当っては、マイクロ命令が起動
し始めてから後に万一命令デコード部がバスエラーなど
のエラーを検出したときの処理を考慮しなければならな
い。本発明は、このような時に確実に例外処理に移行で
きるようにするものである。

第１図は１本発明の一実施例のブロック図である。

１は命令デコード部、３は命令実行部、２はそれらの中
間に位置するＦＩＦＯである。命令デコード部１は命令
実行部３に転送すべきデータがあると、ライト信号１３
をアクティブにすると共に。

データバス１２に乗せ、ＦＩＦＯ２の中のレジスタ２２
に格納する。同時に、このデータ自身にエラーがあった
り（例えば命令フェッチ時のパスエラーや不正文字など
）、このデータをＦ　Ｉ　ＦＯ２に格納しようとする処
理中に何らかのハードエラーが発生した場合は、エラー
発生信号１１をアクティブにし、データがレジスタ２２
にセットされると同じタイミングで、フリップフロップ
２１にエラー発生信号１１の状態をセットし、保持する
。

また、命令デコード部１は、マイクロ起動指示信号１４
をアクティブにし、同時にマイクロ・エントリーアドレ
スをバス１５に乗せることにより。

マイクロアドレスシーケンサ３８を制御し、マイクロア
ドレスレジスタ３９にマイクロエントリーアドレスをセ
ットすることによりマイクロ起動をおこなう。マイクロ
アドレスはバス４１を通り。

マイクロＲＯＭ４に供給され　マイクロＲＯＭ４からは
マイクロ命令が出力され、パス４２を通ってマイクロ命
令レジスタ３４にセットされる。マイクロ命令レジスタ
３４にセットされたマイクロ命令はデコーダ３３によっ
てデコードされ、各種の演算実行や制御などを行なう。

デコーダ３３によって、デコードした結果、ＦＩ　ＦＯ
２からデータを読み出すように指示されたときは、リー
ド信号３１がアクティブになり、データがパス２４を通
って命令実行部３に渡り、内部のテンポラリレジスタな
どに格納される。また。

もし今読み出したデータに何らかのエラーが発生してい
たのであれば、エラー通知信号２３がアクティブとなり
、この時点で２人力アンドゲート３２の出力は“１”に
なる。これにより、命令実行部３は、命令デコード部１
でエラーが発生したことを認識し１例外アドレスジェネ
レータ３５によって１例外アドレス３７が生成され９例
外発生信号３６がアクティブになる。マイクロアドレス
シーケンサ３８は１例外発生信号３６がアクティブにな
ったときはマイクロアドレスレジスタ３９に例外アドレ
ス３７を強制的にセットし１例外処理に移る。

例外アドレスジェネレータ３５は、上記のエラーの他に
１割り込みや他の命令例外（すなわち。

マイクロ起動指示信号１４と同時に通知される例外）な
ども受は付け、その要因別に例外アドレスを生成する。

また、プライオリティは、ＦＩＦＯ２を読み出す時に発
生するエラーは他の要因と違い、命令実行中に発生する
ので、一番高く設定する。

本実施例における動作タイミングを第２図に示す。ここ
で例に挙げている命令は、イミディエートオペランドを
２つ持つ命令である。命令デコード部１はまずＡサイク
ルでマイクロエントリーアドレスを生成し、マイクロ起
動指示信号１４をアクティブにすることにより命令実行
部３に対し。

命令実行開始を指示する。次にＢサイクルでライト信号
１３をアクティブにし、ひとつ目のイミディエートオペ
ランドをＦＩＦＯ２に転送する。さらにＣサイクルでは
、Ｂサイクルと同様ふたつ目のイミディエートオペラン
ドをＦ　Ｉ　ＦＯ２に転送する。

一方、命令実行部３は、命令デコード部１の実行開始の
指示により動作開始し、ＦＩＦＯ２からデータを読み出
すためにリード信号３１を２回出力する。

ここで、ふたつ目のイミディエートオペランドに命令フ
ェッチ時のバスエラーが発生していたとする。命令デコ
ード部１は、Ｃサイクルにおいて。

ふたつ目のイミディエートオペランドをＦＩＦＯ２に転
送するとき、同時にエラー発生信号１１をアクティブに
することで、イミディエートオペランドを保持したレジ
スタ２２と同じ段のフリップフロップ２１を“１″、に
し、停止する。命令実行部はひとつ目のイミディエート
データをＦＩＦＯ２から読み出すときはフリップフロッ
プ２１は“０′なので、そのまま処理を進める。しかし
。

ふたつ目の読み出しのときは、フリップフロップ２１が
“１”となっているので、アンドゲート３２の出力が“
１”となり１例外アドレスジェネレ　０ −夕３５が動作し、マイクロ・アドレスレジスタ３９に
例外アドレスがセットされ１例外処理ルーチンが起動さ
れる。

［発明の効果］ 以上説明したように本発明は、命令デコード部では命令
実行部に転送するデータにエラー情報を付けてＦＩＦＯ
に格納し、命令実行部ではＦＩＦＯからデータを読み出
すときにエラーをチエツクし、もしエラーが発生してい
れば直ちに例外処理に移行することを実現したことによ
り、命令の切れ目ではなく、命令の実行中に命令デコー
ド部で発生したエラーを検出することを可能とした。そ
の結果、命令語長が非常に長くまた。命令デコード部か
ら命令実行部へ複数のデータを転送する命令においては
、マイクロ起動を早目に行なって命令実行開始タイミン
グを早めることにより、性能向上につながる効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は実施
例の動作を説明するための流れ図である。 １・・・命令デコード部、２・・・ＦＩＦｏ、３・・・
命令実行部、４・・・マイクロＲＯＭ、１１・・・エラ
ー発生信号、１２・・・命令デコード部１からＦ　Ｉ　
ＦＯ２にデータを転送するバス、１３・・・データをＦ
ＩＦＯに書き込むタイミング信号（ライト信号）、１４
・・・マイクロ起動指示信号、１５・・・マイクロエン
トリーアドレスを転送するバス、２１・・・エラー情報
を格納するフリップフロップ、２２・・・バス１２上の
データを格納するレジスタ、２３・・・エラー通知信号
、２４・・・Ｆ　Ｉ　ＦＯ２から命令実行部３にデータ
を転送するバス、３１・・・Ｆ　Ｉ　ＦＯ２からデータ
を読み出すタイミング信号（リード信号）、３３・・・
マイクロ命令のデコーダ、３４・・・マイクロ命令レジ
スタ、３５・・・例外アドレスジエネレ′−タ、３６・
・・例外発生信号、３７・・・例外アドレス、３８・・
・マイクロアドレスシーケンサ、３９・・・マイクロア
ドレスレジスタ、４１・・・マイクロアドレス転送バス
、４２・・・マイクロ命令転送バス。 １ ２

Claims (1)

【特許請求の範囲】
1. １）命令デコード部と命令実行部、および前記命令デコ
   ード部と前記命令実行部との間に位置し、前記命令デコ
   ード部から前記命令実行部に転送すべきデータを格納す
   るための数段の先入れ先出しメモリ（以下、ＦＩＦＯと
   言う）を有し、前記命令デコード部は、命令デコード処
   理中に前記命令実行部へ転送すべきデータがあれば順次
   前記ＦＩＦＯに格納し、前記命令実行部は、マイクロ命
   令により、前記ＦＩＦＯに格納されたデータを順次取り
   出して、実行を進めることにより、前記命令デコード部
   と前記命令実行部とが独立して非同期に動作するパイプ
   ライン方式の中央処理装置において、前記ＦＩＦＯの各
   段毎に、前記命令デコード部で検出したエラー情報をデ
   ータの格納と同時に記憶させる第１の手段と、前記マイ
   クロ命令が、前記ＦＩＦＯに格納されたデータを取り出
   す時に、同時に前記第１の手段によって記憶されたエラ
   ー情報を監視する第２の手段と、該第２の手段により前
   記命令デコード部でエラーが検出されたことを認識する
   とマイクロ例外アドレスを生成する第３の手段とにより
   、前記命令デコード部で検出したエラーを、前記ＦＩＦ
   Ｏに格納されたデータをマイクロ命令が読み出すときに
   前記命令実行部に通知することを可能とし、通知後直ち
   に前記マイクロ例外アドレスにジャンプして例外処理に
   移行することを特徴とする中央処理装置。