JPH02128223A

JPH02128223A - 演算処理装置

Info

Publication number: JPH02128223A
Application number: JP28311188A
Authority: JP
Inventors: Hiromi Oishi; 博見大石; Takashi Nakagawa; 中川　敬司
Original assignee: NEC Corp; NEC Engineering Ltd
Current assignee: NEC Corp; NEC Engineering Ltd
Priority date: 1988-11-09
Filing date: 1988-11-09
Publication date: 1990-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は演算処理装置に関し、特にマイクロプログラム
制御によりデータ処理を行う１０進演算処理装置に関す
る。

（従来の技術）従来の１０進数演算装置では、メモリから命令列をリー
ドし、それからオペランドタイプ、オペランド長、オペ
ランドアドレスを計算した後、このオペランド情報に基
づいてメモリからオペランドをリードし、演算後、再び
メモリに結果値をライトしていた。このように、従来の
演算処理装置では１０進演算命令が連続していても特に
意識せずに、同じ処理が行われていた。

（発明が解決しようとする課題）上述した従来の１０進数演算装置では、命令毎にオペラ
ンドデータをメモリからリードする時間を費やしていた
。

ところが、実際の１０進数を処理するプログラムでは、
連続する命令列の間である命令の演算結果が次命令のオ
ペランドデータとなることがしばしば起こる。それは、
高級言語（ＣＯＢＯＬ等）の１ステートメントが複数の
くマシン語）に展開されるため、高級言語の１つのオペ
ランドデータを複数の命令により処理するときに発生す
る。

このため、各命令での結果値を演算装置内に保持してお
き次命令で使用するオペランドデータが直前の命令で使
用したオペランド値であれば、そのデータを使用すれば
よい。

本発明は各命令で使用するオペランドデータを、メモリ
からリードするのではなく可能ならば、演算装置内に保
持されである、前命令で使用したデータを使うことによ
り演算時間で大きなウェイトを占めるメモリリード時間
データのアライメント時間、さらにデータ型式変換（パ
ック型←→アンバック型）時間をなくす演算処理装置を
促供しようとするものである。

（課題を解決するための手段）本発明による演算処理装置は、オペランドデータを記憶
するメモリと、１０進演算命令が連続しているときに前
の１０進命令のオペランド情報と、現在実行中の１０進
命令のオペランド情報とを比較する手段と、この比較結
果が不一致時は、前記メモリからオペランドデータをリ
ードし、一致時は、内部に保持してあるオペランドデー
タをそのまま演算処理データとして使用せしめる手段と
を備える。

（実施例）次に本発明について図面を参照して説明する。

第１図は本発明による演算処理装置の一実施例を示すブ
ロック図である。メモリ２、基本命令演算部３．１０進
命令演算部４はバス１を介して接続され、基本命令演算
部３．１０進命令演算部４は制御装置５にて制御される
。

基本命令演算部３はメモリ２から命令をフェッチし、そ
の命令が基本命令であれば基本命令演算部３にて演算を
行い、１０進命令であると、それをデコードし、１０進
演算部４へ通知し、その演算を１０進演算部４で実行さ
せる。１０進命令は、命令コード部のワード、オペラン
ド１と２のデータの情報部のワードの複数ワードから構
成され、基本命令演算部３が命令をフェッチし、デコー
ドし、データ情報部を必要なワード数、フェッチし１０
進演算部４へ通知する。

フリップフロップ６は基本命令演算部３が命令フェッチ
時に前回の命令が１０進命令かどうかを記憶し、セット
内容により現在の命令を判定し、１０進命令が連続した
か否かで制御装置５がセット／リセットする。つまり、
フリップフロップ６により１０進数命令が連続している
か否かがわかる。レジスタ７には前１０進数命令のオペ
ランド１．２の情報を格納する。また、レジスタ１０１
には実行中命令のオペランド１，２の情報が格納される
。１０２はデータレジスタである。ポインタ１０５はオ
ペランド１データを格納するレジスタを示すものである
。

以下、第２図の流れ図を参照しながら第１図に示す実施
例における制御装置５の動作を説明する。

制御装置５は、Ｆ　／　Ｆ　’６のセット内容を判断し
くステップＳ１）、セットがオフ状態の時は無条件にこ
の情報をもとにしてオペランドアドレス等を計算してオ
ペランド１．２ともにメモリリードの処理に移る（ステ
ップ３８）が、セット内容がオンの時は以下の処理を行
う。

まず、レジスタ７に格納されている前命令のオペランド
１、オペランド２のデータ長、アドレス、データタイプ
などの情報（以下情報１°、情報２゛と略称する）を演
算装置４に転送し、これら情報１°　　２°をレジスタ
１０１内に格納されている情報１、情報２と順次比較す
る。

最初に情報１と情報１′を比較しくステップＳ２）、画
情報が等しければ、オペランド１データとしてレジスタ
１０２に格納されている前命令のオペランド１データを
用い、オペランド２のみをメモリ２からリードして（ス
テップ５１０）、演算に移る０等しくなければ、情報１
と情報２゜を比較しくステップＳ３）、もし両者が等し
ければ、オペランド１としてレジスタ１０２に格納され
ている前命令のオペランド２データを用い、ポインタ１
０５を切り替えて（ステップＳ４）、オペランド２のみ
メモリ２からリードする（ステップ５ＩＯ）。

ステップＳ３において、情報１と情報２°が等しくなけ
れば、情報２と前命令オペランド情報１’−２’の比較
に移る（ステップ３５．Ｓ６）。

まず、情報２と情報１°を比較しくステ・ｙプＳ５）、
等しければポインタ１０５を切り替える（ステップＳ６
）、この時は、オペランド２として、前命令のオペラン
ド１データを用い、オペランド１のみメモリ２からリー
ドする（ステップ５９）０等しくなければ、情報２と情
報２°の比較をする（ステップＳ７）、情報２と２゛が
等しければオペランド２として、前命令のオペランドデ
ータのみメモリ２からリードする０等しくなければ、オ
ペランド１，２ともにメモリ２からリードする（ステッ
プＳ８）。

以上のような手順でデータをレジスタ１０２に格納し、
処理を終了するが、この時に制御装置５はレジスタ１０
１に格納されている情報１，２をレジスタ７へ再設定す
る。

以後、レジスタ１０２に格納されているデータの演算に
入る。

（発明の効果）以上説明したように本発明では、マイクロプロダラム制
御によりデータ処理を行う１０進演算処理において１０
進演算命令が連続する時に前命令での演算数あるいは演
算結果値を引き続いて次命令で用いないかチエツクし、
もし、用いる場合は、演算装置内に保持されているデー
タを使うことにより、データのアライメント時間および
データ型式変換時間を削除することができ、演算の高速
化を計ることができる効果がある。

【図面の簡単な説明】

第１図は本発明による演算処理装置の一実施例を示すブ
ロック図、第２図は情報の比較手順を示す制御フローチ
ャートである。１・・・バス、２・・・メモリ、３・・・基本命令演算
部、４・・・１０進数命令演算部、５・・・制御装置、
６・・・１０進数命令が連続することを示すフリップフ
ロップ、７・・・前１０進数命令のオペランド１，２の
情報を格納するレジスタ、１０１・・・実行中命令のオ
ペランド１，２の情報を格納するレジスタ、１０２・・
・データレジスタ、１０５・・・オペランド１データを
格納するレジスタを示すポインタ。

Claims

【特許請求の範囲】

オペランドデータを記憶するメモリと、１０進演算命令
が連続しているときに前の１０進命令のオペランド情報
と、現在実行中の１０進命令のオペランド情報とを比較
する手段と、この比較結果が不一致時は、前記メモリか
らオペランドデータをリードし、一致時は、内部に保持
してあるオペランドデータをそのまま演算処理データと
して使用せしめる手段とを備えて成ることを特徴とする
演算処理装置。