JPH03155136A - ゲッタリング方法 - Google Patents
ゲッタリング方法Info
- Publication number
- JPH03155136A JPH03155136A JP29412689A JP29412689A JPH03155136A JP H03155136 A JPH03155136 A JP H03155136A JP 29412689 A JP29412689 A JP 29412689A JP 29412689 A JP29412689 A JP 29412689A JP H03155136 A JPH03155136 A JP H03155136A
- Authority
- JP
- Japan
- Prior art keywords
- gettering
- wafer
- temperature
- sec
- subjected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ゲッタリング方法に係り、特に半導体ウェハーの重金属
不純物のゲッタリング方法に関し、所定のゲッタリング
がなされずデバイス活性層中に形成され、残留する析出
物をゲッタリングし、ゲッタリング能力を強化、向上さ
せることを目的とし、 半導体ウェハー内にイントリンシックゲッタリングによ
る内部欠陥層を形成し、デバイスプロセスの前処理工程
を行い、その後アニール温度を８００℃ないし１２００
℃にした熱処理を行い、温度下降速度を１００℃／秒以
上で温度を急速下降させる工程を含むことを構成とする
。
不純物のゲッタリング方法に関し、所定のゲッタリング
がなされずデバイス活性層中に形成され、残留する析出
物をゲッタリングし、ゲッタリング能力を強化、向上さ
せることを目的とし、 半導体ウェハー内にイントリンシックゲッタリングによ
る内部欠陥層を形成し、デバイスプロセスの前処理工程
を行い、その後アニール温度を８００℃ないし１２００
℃にした熱処理を行い、温度下降速度を１００℃／秒以
上で温度を急速下降させる工程を含むことを構成とする
。
本発明はゲッタリング方法に係り、特に半導体ウェハー
の重金属不純物のゲッタリング方法に関する。
の重金属不純物のゲッタリング方法に関する。
本発明は従来のイントリンシックゲッタリング法と組み
合わせて用いる方法であって従来のゲッタリング能力を
向上させることができる。
合わせて用いる方法であって従来のゲッタリング能力を
向上させることができる。
半導体デバイスの製造過程において、半導体ウェハー内
の１種の清浄化技術であるゲッタリング技術は外部から
操作を施すもの（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔ−ｔｅｒ
ｉｎｇ）と内部に介在する要素を利用するイントリンシ
ックゲッタリング（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒ
ｉｎｇ：以下ＩＧと記す）法が知られている。
の１種の清浄化技術であるゲッタリング技術は外部から
操作を施すもの（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔ−ｔｅｒ
ｉｎｇ）と内部に介在する要素を利用するイントリンシ
ックゲッタリング（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒ
ｉｎｇ：以下ＩＧと記す）法が知られている。
重金属汚染に対しては従来からＩＧ法が有効であるが、
その方法は半導体ウェハー内に内部欠陥層を形成するこ
とによって半導体デバイスプロセス中に混入するＦｅ、
Ｃｕ、 Ｎｉ、 Ｃｒ等の重金属不純物を内部欠陥層
にゲッタリングするものである。これら重金属不純物が
ゲッタリングされるのはデバイスプロセス中の高温熱処
理から冷却される過程である。
その方法は半導体ウェハー内に内部欠陥層を形成するこ
とによって半導体デバイスプロセス中に混入するＦｅ、
Ｃｕ、 Ｎｉ、 Ｃｒ等の重金属不純物を内部欠陥層
にゲッタリングするものである。これら重金属不純物が
ゲッタリングされるのはデバイスプロセス中の高温熱処
理から冷却される過程である。
しかしながら、重金属によっては高温熱処理後の冷却過
程中に内部欠陥層に完全にゲッタリングされず例えばシ
リサイド等の析出物をデバイス活性層に形成され残留す
る場合がある。
程中に内部欠陥層に完全にゲッタリングされず例えばシ
リサイド等の析出物をデバイス活性層に形成され残留す
る場合がある。
本発明は所定のゲッタリングがなされずデバイス活性層
中に形成され、残留する析出物をゲッタリングし、ゲッ
タリング能力を強化、向上させることを目的とする。
中に形成され、残留する析出物をゲッタリングし、ゲッ
タリング能力を強化、向上させることを目的とする。
上記課題は本発明によれば、半導体ウエノ＼−内にイン
トリンシックゲッタリングによる内部欠陥層を形成し、
デバイスプロセスの前処理工程を行い、その後アニール
温度を８００℃ないし１２００℃にした熱処理を行い、
温度下降速度を１００℃／秒以上で温度を急速下降させ
る工程を含むことを特徴とするゲッタリング方法によっ
て解決される。
トリンシックゲッタリングによる内部欠陥層を形成し、
デバイスプロセスの前処理工程を行い、その後アニール
温度を８００℃ないし１２００℃にした熱処理を行い、
温度下降速度を１００℃／秒以上で温度を急速下降させ
る工程を含むことを特徴とするゲッタリング方法によっ
て解決される。
すなわち本発明では再度の高温熱処理（ＲＴＡ：Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ） により重金属
の析出物を溶解させ、その後、急冷することによって該
析出物の形成を防止し、重金属の内部欠陥層に吸収する
のである。
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ） により重金属
の析出物を溶解させ、その後、急冷することによって該
析出物の形成を防止し、重金属の内部欠陥層に吸収する
のである。
本発明によればＩＧ後デバイスプロセスの前処理を行い
、高温熱処理（ＲＴＡ処理）によって前処理工程で混入
し、生じた析出物を溶解させた。
、高温熱処理（ＲＴＡ処理）によって前処理工程で混入
し、生じた析出物を溶解させた。
この高温熱処理中に重金属は格子間位置に固溶されてお
り、その後高速度１００℃／秒以上で温度を下げ固溶し
ている重金属の拡散が抑えられる。
り、その後高速度１００℃／秒以上で温度を下げ固溶し
ている重金属の拡散が抑えられる。
参考迄に第３図及び第４図にＳｉ中の重金属の固溶度及
び拡散係数を示す（参考文献；５ｏｌｉｄＳｔａｔｅ
Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、 Ｖｏｌ、４（１，
ｐｐ、７９７−７９９（１９８１） Ｋ、Ｗｕ’ｎ５ｔ
ｅｌ ａｎｄ Ｐ、Ｗａｇｎｅｒ）。
び拡散係数を示す（参考文献；５ｏｌｉｄＳｔａｔｅ
Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、 Ｖｏｌ、４（１，
ｐｐ、７９７−７９９（１９８１） Ｋ、Ｗｕ’ｎ５ｔ
ｅｌ ａｎｄ Ｐ、Ｗａｇｎｅｒ）。
高温熱処理からの冷却方法により、重金属の状態（Ｓｉ
結晶中に占める位置、結晶学的な構造）が変化すること
は、ＤＬＴＳ （Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉ
ｅｎｔＳｐｅｃｔｒｏｓｃｏｐｙ）法による測定でスペ
クトルが変化することから推測される。
結晶中に占める位置、結晶学的な構造）が変化すること
は、ＤＬＴＳ （Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉ
ｅｎｔＳｐｅｃｔｒｏｓｃｏｐｙ）法による測定でスペ
クトルが変化することから推測される。
本発明でアニール温度を８００℃ないし１２００℃にし
たのは重金属析出物が溶融するために好ましい温度であ
り、温度下降速度を１００℃／秒以上としたのは一旦溶
解した重金属析出物が再度析出しないように内部欠陥層
にゲッタリングするためである。なお８００〜１２００
℃の温度迄は１５０℃／秒以上で昇温させるのが好まし
い。
たのは重金属析出物が溶融するために好ましい温度であ
り、温度下降速度を１００℃／秒以上としたのは一旦溶
解した重金属析出物が再度析出しないように内部欠陥層
にゲッタリングするためである。なお８００〜１２００
℃の温度迄は１５０℃／秒以上で昇温させるのが好まし
い。
以下本発明の実施例を図面に基づいて説明する。
第１図（ａ）及び（ｂ）はそれぞれ、本発明の１実施例
の熱処理方法を示す図、及びその熱処理の時期を示す図
である。
の熱処理方法を示す図、及びその熱処理の時期を示す図
である。
まずシリコンウェハーを従来のＩＧ処理にかける。この
ＩＧ処理では該ウェハーを１１００℃の温度に約３０分
間保持し、冷却速度を４℃／分にして、約６５０℃迄降
温し約３６０分間保持し再度６５０℃迄上昇させ３０分
間保持し徐冷して行なった。次に第１図（ｂ）に示すよ
うにデバイスプロセスの前処理としていわゆるＬＯＣＯ
３（素子分離領域形成）工程、不純物（ｐ又はｎ型）ド
ープによりウェル形成等を行なった。その後第１図（ａ
）に示す本発明のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｒｎａ
ｌ Ａｎｎｅａｌ）処理を行なった。すなわちアニール
温度を約１０００℃迄を１６０℃／秒の昇温速度で行な
い、その１０００℃で約１分間保持した後、約り１０℃
／秒の降温速度で急冷しＲＴＡ処理とした。このＲＴＡ
処理のゲッタリングの後、第１図（ｂ）に示すようにデ
バイスプロセスの後処理を続けて行なった。
ＩＧ処理では該ウェハーを１１００℃の温度に約３０分
間保持し、冷却速度を４℃／分にして、約６５０℃迄降
温し約３６０分間保持し再度６５０℃迄上昇させ３０分
間保持し徐冷して行なった。次に第１図（ｂ）に示すよ
うにデバイスプロセスの前処理としていわゆるＬＯＣＯ
３（素子分離領域形成）工程、不純物（ｐ又はｎ型）ド
ープによりウェル形成等を行なった。その後第１図（ａ
）に示す本発明のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｒｎａ
ｌ Ａｎｎｅａｌ）処理を行なった。すなわちアニール
温度を約１０００℃迄を１６０℃／秒の昇温速度で行な
い、その１０００℃で約１分間保持した後、約り１０℃
／秒の降温速度で急冷しＲＴＡ処理とした。このＲＴＡ
処理のゲッタリングの後、第１図（ｂ）に示すようにデ
バイスプロセスの後処理を続けて行なった。
このようにＲＴＡ処理を行うと、第１表に示すようにデ
バイス活性領域中のＦｅ濃度は本実施例（ＲＴＡ処理有
）では１．０Ｘ１０”以下であり従来例（ＰＴＡ処理無
し）では１．０×１０１０１２ａｔ／ｃＩＩｌであった
。またｐｎ接合のリーク電流が原因となるＣＣＤ （固
体撮像素子）の暗時出力信号（ＤＳ：Ｄａｒｋ Ｓｉｇ
ｎａｌ）による不良率（ＤＳ不良率）は約ｌ／１０に減
少した。
バイス活性領域中のＦｅ濃度は本実施例（ＲＴＡ処理有
）では１．０Ｘ１０”以下であり従来例（ＰＴＡ処理無
し）では１．０×１０１０１２ａｔ／ｃＩＩｌであった
。またｐｎ接合のリーク電流が原因となるＣＣＤ （固
体撮像素子）の暗時出力信号（ＤＳ：Ｄａｒｋ Ｓｉｇ
ｎａｌ）による不良率（ＤＳ不良率）は約ｌ／１０に減
少した。
第１表
〔発明の効果〕
以上説明したように本発明によればイントリンシックゲ
ッタリングでは除去できずにウェハー表面付近にシリサ
イド等の析出物として残存する重金属をゲッタリングす
ることができ、上記重金属析出物に起因するｐｎ接合の
リーク電流を減少させることができる。
ッタリングでは除去できずにウェハー表面付近にシリサ
イド等の析出物として残存する重金属をゲッタリングす
ることができ、上記重金属析出物に起因するｐｎ接合の
リーク電流を減少させることができる。
第１図（ａ）及び（ｂ）はそれぞれ、本発明の１実施例
の熱処理方法を示す図、及びその熱処理の時期を示す図
であり、 第２図及び第３図はそれぞれＳｉ中の重金属の固溶度及
び拡散係数を示す図である。
の熱処理方法を示す図、及びその熱処理の時期を示す図
であり、 第２図及び第３図はそれぞれＳｉ中の重金属の固溶度及
び拡散係数を示す図である。
Claims (1)
- １、半導体ウェハー内にイントリンシックゲッタリング
による内部欠陥層を形成し、デバイスプロセスの前処理
工程を行い、その後アニール温度を８００℃ないし１２
００℃にした熱処理を行い、温度下降速度を１００℃／
秒以上で温度を急速下降させる工程を含むことを特徴と
するゲッタリング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29412689A JPH03155136A (ja) | 1989-11-14 | 1989-11-14 | ゲッタリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29412689A JPH03155136A (ja) | 1989-11-14 | 1989-11-14 | ゲッタリング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03155136A true JPH03155136A (ja) | 1991-07-03 |
Family
ID=17803633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29412689A Pending JPH03155136A (ja) | 1989-11-14 | 1989-11-14 | ゲッタリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03155136A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150119A (ja) * | 1997-11-14 | 1999-06-02 | Sumitomo Sitix Corp | シリコン半導体基板の熱処理方法とその装置 |
| JP2004056132A (ja) * | 2002-07-16 | 2004-02-19 | Hynix Semiconductor Inc | 半導体ウェーハの製造方法 |
| JP2008205024A (ja) * | 2007-02-16 | 2008-09-04 | Sumco Corp | シリコンウェーハ及びその製造方法 |
-
1989
- 1989-11-14 JP JP29412689A patent/JPH03155136A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150119A (ja) * | 1997-11-14 | 1999-06-02 | Sumitomo Sitix Corp | シリコン半導体基板の熱処理方法とその装置 |
| JP2004056132A (ja) * | 2002-07-16 | 2004-02-19 | Hynix Semiconductor Inc | 半導体ウェーハの製造方法 |
| JP2008205024A (ja) * | 2007-02-16 | 2008-09-04 | Sumco Corp | シリコンウェーハ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4650493B2 (ja) | 固体撮像素子用半導体基板およびその製造方法 | |
| JPS583375B2 (ja) | シリコン単結晶ウエハ−の製造方法 | |
| JPS6255697B2 (ja) | ||
| US6805743B2 (en) | Method for manufacturing single-crystal-silicon wafers | |
| CN100369220C (zh) | 半导体装置的制造方法 | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| CN1769549A (zh) | 一种单晶硅抛光片热处理工艺 | |
| JP2000031153A (ja) | Ｓｉウエーハ及びその製造方法 | |
| JPH03155136A (ja) | ゲッタリング方法 | |
| JPH0518254B2 (ja) | ||
| US8759198B2 (en) | Accelerated furnace ramp rates for reduced slip | |
| JP3144378B2 (ja) | 固体撮像装置の製造方法 | |
| WO2014033982A1 (ja) | 半導体素子の製造方法 | |
| JPH0555233A (ja) | 半導体基板の製造方法 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| JPH03166733A (ja) | 半導体装置の製造方法 | |
| JPH0387022A (ja) | 拡散層の形成方法 | |
| JPS63164440A (ja) | 半導体装置の製造方法 | |
| JPS6327846B2 (ja) | ||
| JP2004056132A (ja) | 半導体ウェーハの製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH03154346A (ja) | ゲッタリング方法 | |
| JP2743452B2 (ja) | 半導体装置の製造方法 | |
| JP3298713B2 (ja) | 半導体基板の熱処理方法 | |
| JP3365972B2 (ja) | 半導体の製造方法 |