JPH03155139A - 読取装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ファクシミリ等の画像情報処理装置の画像情
報入力部に用いられる画像読取装置に係り、特にそのセ
ンサ部分に関する。

（従来の技術） 現在、画像情報処理装置の画像情報入力部に用いられる
読取装置には、低コスト、小型化、高性能化を可能とす
るものが求められている。これを実現した読取装置とし
て、ポリシリコンの薄膜トランジスタによりスキャン回
路、スイッチング回路を構成し、更にアモルファス・シ
リコンを感光体層として用いる技術が特開昭６０−２２
８８１号公報に記載されている。

このチャンネル部のポリシリコン成膜方法とし７Ｑ では、シリコン薄膜を減圧ＣＶＤ法により箋℃の成膜温
度にて約２０００〜３０００人形成し、パターニング後
１１００〜１１５０℃にて酸素雰囲気中で熱酸化し約１
５００人の良好なゲート絶縁膜を形成すると同時に第１
層目のシリコン薄膜の結晶粒経を成長させる方法である
。これにより、良好なポリシリコンとし、さらに水素プ
ラズマ処理を実施すると特性がより改善されると記載さ
れている。

（発明が解決しようとする課題） ところで、上述の読取装置の特性データは、［日本学術
振興会アモルアアス材料第１４７委員会第２３回研究会
資料（Ｈｌ、３．２３）Ｊに記載されている。この資料
では、ＴＰＴの特性は電子移動度で７ａＪ／Ｖ・Ｓ、ホ
ール移動度で５ｃｄ／Ｖ・Ｓが得られ、Ａ４版８ｐｃＱ
／ａｍのセンサの読取速度としては最大２．６ｍ／Ｑｉ
ｎｅの走査が可能であると記載されている。この読取速
度は、ファクシミリのＧ３規格（Ａ４版８ｐｅｊ！／ｎ
ｗで読取速度１０　Ｈｌｓ　／　ｆｆ１ｎｅ　）用とし
ては充分な速度である。しかしながら、今後需要が増大
すると考えられるＧ４規格（Ａ３版１６ｐｅｆｆｉ／ｍ
ｍで読取速度１　ｍｓ　／　ｌ２ｉｎｅ）に対しては、
使えるレベルではない。

また、この資料には、水素プラズマ処理によるＴＰＴの
高性能化、即ち電子移動度で４０ａ＃／Ｖ−Ｓ、ホール
移動度で１７Ｌｉ ／Ｖ・Ｓが得られたと記載されている。しかしながら、
本出願人の実験によれば、この値でもＧ４規格用の読取
装置に使用する簿膜トランジスタの特性としては不充分
である。

さらに、特開昭６０−２２８８１号公報に記載された読
取装置は、原稿からの反射光を集束レンズ、透明絶縁基
板を通して光電変換膜に入射させる構造となっている。

このため、透明基板と光電変換部との間に遮光層を設は
透明基板の裏面から照明光を入射させ、原稿からの反射
光を集束レンズを用いずに直接光電変換する完全密着方
式が取れないため装置全体の小型化を行えない問題があ
る。

上述の点を鑑み１本発明はファクシミリＧ４規格対応の
高速読取が可能で、かつ小型の読取装置を提供すること
を目的としている。

〔発明の構成〕

（課題を解決するための手段） 上述の課題を解決するため１本発明の読取装置は、走査
回路部を構成する多結晶シリコン薄膜トランジスタの電
界効果移動度が６０ａＪ／Ｖ・Ｓ以上であることを特徴
とする。

また、本発明の読取装置の製造方法は、走査回路部を構
成する多結晶シリコン薄膜トランジスタの活性層を、多
結晶シリコン薄膜をイオン打ち込みで非晶質化し、その
後、アニール処理により再結晶化させて多結晶シリコン
とすることを特徴とする。

（作用） 本出願人は、読取装置について従来問題視されている読
取速度が遅いという問題を考察した。

この問題は、読取装置を構成している光電変換部と走査
回路部のうち、走査回路の走査速度が律速となっている
ために生じ、これは薄膜トランジスタで構成された走査
回路の走査速度が薄膜トランジスタの性能（特に移動度
）によって決まっている。すなわち、移動度が小さいた
めに所望の走査速度が得られない、第６図は、走査回路
（この場合、Ｃ−ＭＯＳ、マスタスレイプ型シフトレジ
スタを想定している）の最大動作速度と薄膜トランジス
タの移動度との関係を求めたシミュレーションの結果で
、Ｇ３規格に対応することに必要な移動度は〜２ａＪ／
Ｖ・Ｓであるのに対し、Ｇ４規格に対応した読取装置を
作るためには薄膜トランジスタの移動度が〜６０ａｄ　
／Ｖ−３以上必要であることを示している。故に、この
問題は薄膜トランジスタの移動度を６０ａ＃／Ｖ・Ｓ以
上にあげることによって解決される。

晶ＳＬによる駆動回路を作成し、その上に；コルファス
シリコン薄膜からなる光電変換部を設けること・が考え
られる。しかし、これについては前述のような完全密着
型構造、すなわち基板裏面から照明光を入射させる構造
が取れないために装置の小型化及び低価格化が計れない
ばかりか、ＣＯＤ等のＩＣセンサの短所である基板の大
形化が計れず装置の差別化もできない。

故に、本発明においては多結晶シリコンの粒径を大きく
することによって薄膜トランジスタの特性向上を計るこ
とを試みた。方法としては、減圧ＣＶＤ法で堆積させた
多結晶シリコンを電気的に中性イオン（例えばＳｉ＋イ
オン）によるイオン打ち込みで非晶質化した後、窒素雰
囲気中で高温アニールすることにより再結晶化すること
で行なった。

Ｓｉ＋イオンをイオン注入して多結晶Ｓｉを非晶質化し
た後アニール処理にて固相成長させるという方法は、主
にＳ　ＯＩ　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔ
ｏｒ）の分野で開発されてきた方法（例えば、ＡＰＰｌ
、　Ｐｂｙｓ。

Ｌｅｔｔ、　３４■、１１９７９）である。種結晶或は
種結晶となる層を残してその部分から成長させることに
より、単結晶或は結晶方位の揃った多結晶シリコンを成
長させる。これに対して、本発明で用いる方法は絶縁基
板上に堆積された多結晶シリコン薄膜を絶縁基板との界
面から表面層まで全体にわたって非晶質化し、その後５
５０〜７００℃の温度で固相成長させる方法である。こ
の場合、種結晶或は種となる結晶層が存在しないため核
発生確立が低く抑えられ、ひとたび核が発生した場合他
の核と衝突して核成長が止まるまでに十分な大きさの結
晶を形成することが出来る。この方法では上記の理由に
より単結晶化を計ることはできないが、比較的簡単に結
晶粒径の増大を計ることができる。

Ｓｉ＋イオン注入により多結晶シリコンを非晶質化する
場合、非晶質化される部分は深さ方向に分布を持つため
加速電圧を変えて複数回注入することにより均一化を計
ることができる。（例えば、５０ｋｅＶと１２０ｋｅＶ
との場合の分布の中心はそれぞれ７００人、　１８００
人である。、）つまり、堆積された多結晶シリコン層を
一様に非晶質化するために加速電圧を変えて複数回イオ
ン注入を行なうことにより、結晶粒径を大きくできると
ともに膜全体を非晶質化するために一部分が非常に大き
なダメージを受けたり、核発生源となりやすい界面を十
分に非晶質化出来ないといった問題を防ぐことができる
。

上記工程により一様に非晶質化されたシリコン薄膜から
固相成長により形成される多結晶薄膜の粒径はアニール
温度に対して大きな依存性を有する。膜厚２０００人の
多結晶シリコン膜を加速電圧５０ｋｅＶで２．５Ｘ１０
ｍｓ（！ｌ−”、　１２０ｋｅＶで５．４Ｘ１０１ｓＱ
１１−”のイオン注入を行なった後同相成長させた場合
のアニール温度と結晶粒径の関係は、アニール温度７０
０℃で平均粒径０　、７．１７１１．６５０℃で１．２
ｕｍ、　６００℃で１．８−と温度が低い方が粒径は大
きくなる。（第７図〜第９図の透過電子顕微鏡写真を参
照。）これは、固相成長のおこる範囲内で温度を下げて
成長させることにより、核発生が抑えられ他の核に接触
して成長が止まるまでにより大きくなれるためであると
推測される。しかし、一方温度を下げることにより核が
発生するまでの潜伏時間も長くなるため再結晶化が終了
するまでに必要な時間も長くなり、７００℃では２時間
程度で結晶化が終了するのに対して、６５０℃、６００
℃ではそれぞれ１５時間、４０時間程度必要である。

次に、従来の読取装置では集束レンズが必要であるとい
う問題点については、透明絶縁基板裏面に配置された光
源からの照明光が光電変換部上に密接しておかれた原稿
の特定の部分にのみ達するように遮光膜を設けるととも
に原稿からの反射光を光電変換部上面で受光しうるよう
に透明電極を介して受光することにより解決しうる。

上述の構成による読取装置では、上記構成による読取装
置を試作した結果、薄膜トランジスタの特性として電子
移動度が６５ａＪ／Ｖ−３、ホール移動度が７０ｃｄ／
Ｖ・Ｓで６４規格で動作可能な読取装置をうろことがで
きた。現段階では、電子移動度がホール移動度を下回っ
ており原因が解明されていないが一般的に電子移動度は
ホール移動度を上回る値が得られるはずであり、プロセ
ス等の最適化を計れば電子移動度のみならずホール移動
度もさらに向上すると期待される０本発明による読取装
置の結果を合わせて第６図に示す。

（実施例） 以下、本発明の実施例について図面を参照して説明する
。

第１図において、読取装置は、センサ基板ωをガラス基
板等によるスペーサ（２ａ）　、（２ｂ）にはさまれた
形で接着層■を介して薄膜ガラス（イ）と接着固定され
ている。読取装置の反対側（後述の光電変換素子部（１
１）が配置されていない側）には、透明のＥＬ光源基板
■が接着されている。また、読取装置のもう一方の側（
後述の光電変換素子部（１１）が配置されている側）に
は、光電変換素子部（１１）を原稿（１４）からの摺動
から保護するための薄膜ガラス（イ）が配置されている
。この読取装置の反対側にあるＥＬ光源基板０上には、
１．　Ｔ、　０からなる薄膜■、クマツン、アルミニウ
ムトリスオキシン等の電子導電性有機蛍光膜（８）、Ｉ
ｎ、　Ａ（１，Ｍｇ−Ａｌ２等の低仕事関数金属電極０
、ＳｉＯ□等の保護層（１０）が順に形成され有機ＥＬ
光源を形成している。センサ基板■の薄膜ガラス（イ）
側には、ａ・Ｓｔ薄膜による光電変換素子（１１）と多
結晶シリコン簿膜トランジスタによる走査回路部（１２
）が形成されており。

薄膜ガラス（イ）上をプラテンローラ（１３）により原
稿（１４）が摺動する。

次に、原稿（１４）の読取の動作について説明する。

Ｍ稿（１４）の読取は、有機ＥＬ光源からの光がＥＬ光
源基板■とセンサ基板■と接着層（３）と薄膜ガラス（
至）とを透過し、！１（１４＞面の白、黒に応じた反射
率で反射され、光電変換部（１１）に入射し光な変換さ
れることによって行なわれる。なお、この場合、＠稿へ
の光の照射範囲は光電変換部（１１）内の遮光層（１５
）で制限されｇ稿からの反射光は接着層（３）と簿膜ガ
ラス（イ）とを合わせた厚さを画素ピッチの１／２以下
に抑えることによって集束レンズを用いず直接読みとる
ことが可能となる。ここで、遮光層で形成された導光窓
は第４図のように光電変換部のそば或は光電変換部の中
に形成してもよい。

光電変換部及び駆動回路部の等価回路図を第２図に、タ
イムチャートを第３図に示す、外部端子（１７）及び（
１Ｂ）からＤタイププリップフロップによるシフトレジ
スタ（１６）にクロック信号及びデータ信号が入力され
ると、第３図に示すように１クロツクづつ順番にＰチャ
ネル薄膜トランジスタ（２０−ａ）〜（２０−ｅ）がｏ
ｎ状態になる。　（２０−ａ）〜（２０−ａ）がｏｎ状
態になると逆バイアスされたフォトダイオードの寄生容
量にそれまで照射された光量に比例した充電電流が流れ
これをデータライン（２１）により検出することによっ
て光電変換を行ないうる。第２図、第３図においては、
データライン（２１）を抵抗で終端した場合の動作例を
示しているが、データライン（２１）に演算増幅器を用
いた反転増幅器を接続することで微小電流を増幅した形
で取り出すことができる。

次に、第４図および第５図を参照して、センサ基板（１
１）の製造方法を説明する。なお、第４図はセンサ基板
（１１）の断面図、第５図は製造プロセスの説明図であ
る。

（第１段階） 石英基板（２２）上に基板温度６００〜６５０℃で、減
圧ＣＶＤ法を用いて膜厚５００〜３０００人の多結晶シ
リコン薄膜（２３）を形成する０次いで、この多結晶シ
リコン膜にＳｉ＋イオンをイオン注入する。このイオン
注入は多結晶シリコン膜（２３）全体（特に厚さ方向）
を均一に非晶質化するため加速電圧を変えて複数回行な
う。この際、加速電圧を変えることに拠って非晶質化さ
れる深さを変えることができ、膜全体が均一に非晶質化
される。この様に膜全体を均一に非晶質化することによ
り、再結晶化工程での核発生確率を低減でき粒径の大き
な多結晶膜を得ることが出来る。

さて、膜全体を非晶質化する際、基板界面についても非
晶質化することが重要となる。この理由は、界面を非晶
質化しない場合には界面での核発生確率が大きいため、
核が成長していく過程で他の核とぶつかって成長が止ま
るまでの時間が短く、大きな結晶粒が得られないことに
なる。この現象の例としては、石英基板上に例えばＬＰ
ＣＶＤ法でａ・Ｓｉ膜を堆積し、これを固相成長する場
合が考えられる。この場合、膜中ば均一にアモルファス
化されているが、アブラプトな界面が存在する。

この膜を固相成長させると界面から膜面方向へ柱状に核
成長がおこる。但し、上述の如く界面での核発生確率が
大きいため結晶粒径としては、固相成長温度にかかわら
ず、〜０．５μｍ程度までしか成長せず、移動度として
も１０ａ＆／Ｖ・Ｓ程度しか得られない。但し、この場
合でも界面をイオン注入により、非晶質化することによ
り界面での核発生を防止し、結晶粒を大きくすることが
できる。

また、加速電圧として２０〜２００ｋｅＶ程度の範囲を
用いる。ドーズ量には適正量があり、それよりも少ない
時には多結晶膜の非晶質化が十分でなく再結晶化膜の移
動度は小さく、逆にドーズ量が多すぎる場合にも再結晶
膜の移動度が低下することが実験の結果よりわかってい
る。このドーズ量が多すぎる場合に再結晶化膜の移動度
が低下する原因としては、非晶質化を行なうために打ち
込むイオン種としてＳｉを用いる時に質量が同一なため
Ｎ２が混入し、これが膜中に取り込まれるためだと推測
される。Ｎ２の含有量が多い場合には、核成長速度が遅
くなり、核発生頻度が相対的に大きくなるために、再結
晶化膜中の結晶粒径が大きくならない。

実際、膜厚２０００人のポリシリコン膜に８．４　Ｘ　
１０”ａｓ−”　（５０ｋｅＶ）　＋１．８　Ｘ　１０
”　ａｎ−”　（１２０ｋｅＶ）でＳｉを２段に打ち込
んだ場合、再結晶化膜中の結晶粒径は０．５μｍ程度に
しかならず、このイオン注入条件はドーズ量が多すぎる
と考えられる。このドーズ量の最適量は、ｌＸｌ０”ロ
ー２〜Ｉ　Ｘ　１０”　ａｎ−”と考えられる。例えば
、膜厚２０００人の場合は加速電圧５０ｋｅＶでドーズ
量２，５　Ｘ　１０”　ａｎ−２及び加速電圧１２０ｋ
ｅＶでドーズ量５．４Ｘ１０１ｓａｎ−”　の場合が適
正値であった。上記実施例においては、打ち込みイオン
としてＳＬ＋イオンを用いているが半導体中で不活性な
元素、例えばＧｅ等でも同様な効果が期待される。

このＧｅ等を用いた場合には、上述のＳｉの場合のＮ２
の様に核成長速度を減少させるような不純物の混入がお
こらないので、ドーズ量の適正値としては下限のみ存在
することになる。

上述のような多結晶シリコン薄膜を非晶質化した後、窒
素雰囲気中で固相成長を行なう。固相成長の条件として
は、上述のように６００℃では４０時間、６５０℃では
１５時間、７００℃では２時間で固相成長が終了するた
め６０．０〜７００℃で１〜５０時間の範囲が適当であ
る。上述のプロセスを通じて減圧ＣＶＤ法により形成さ
れた直後の平均粒径３０〜３００人、キャリア移動度５
ｃｉ／Ｖ・Ｓ程度であった多結晶シリコン膜が、平均粒
径１．５〜３μｍ、キャリア移動度６０ａ＋ｆ／Ｖ−３
以上の特性を示すようになる。また、上述のプロセスで
製作された薄膜トランジスタについては、結晶シリコン
によるトランジスタと同様にチャネルにドナーまたはア
クセプタをイオン注入法により打ち込むことによりしき
い値電圧の制御を行なうことができる。Ｃ−ＭＯＳデバ
イスを作成する時等のしきい値電圧を制御したい場合に
は上述の工程に追加してしきい値電圧を制御するための
不純物のイオン打ち込みを行なう工程を追加する。この
工程は、固相成長の前後どちらでもよく、またゲート絶
縁膜を形成した後に行なってもよい。

第１０図乃至第１３図にｎ　−ｃｈＭ　ＯＳとｐ　−ｃ
ｈＭ。

Ｓのしきい値と移動度のチャネルインプラドーズ量依存
性を示した。いずれにおいてもチャネルインプラにより
しきい値は制御可能であり、がっ、このときの移動度変
化が小さいことがわがる。このしきい値を小さくするた
めにチャネルインプラしても移動度が下がらないという
特性は、応答速度の高速化において非常に好都合な特性
である。

（第２段階） 上述の再結晶化多結晶シリコン膜をパターンニングした
後、熱酸化を行ない、ゲート絶縁膜巳 膜についても凹凸が残る。ゲート絶縁膜にこの尊凸 外があると、リーク電流の増大や耐圧の低下をもたらす
。これを防止する方法として、酸化前にポリシリコン膜
を平滑化処理することが考えられる。

平滑化の方法としては、ＣＦ４と０２　との混合ガスを
用いたダウンフローエツチングを用いると効果がある。

この場合、気相中でオキ弗化物が形成され、これが四部
に堆積し、凸部には堆積しにくいため凸部のみポリシリ
コンがエツチングされ平滑化がなさ九る、 （第３段階） ゲート電極用多結晶シリコン膜（２５）を減圧ＣＶＤ法
で堆積し、低抵抗化するためにリン拡散処理を行なった
後パターニングする０次に、必要な部分をレジストでマ
スクした後、順次リンおよびボロンのイオン打ち込みを
行なう、上述の工程にてゲート酸化膜直下部以外の活性
層を低抵抗化し、薄膜トランジスタのソース、ドレイン
部（２６）が形成される。

（第４段階） 第１層間絶縁層（２７）を形成し、コンタクトホールを
設ける。この第１層間絶縁層として減圧ＣＶＤ法または
プラズマＣＶＤ法等による酸化シリコン膜や窒化シリコ
ン等を用いる０次に、第１金属薄膜（２８）を形成し、
パターニングによりコンタクト部、配線部及び遮光部を
形成する。金属薄膜の材質としては、ＡＱ、　ＡＱ−Ｃ
ｕ、　Ａ（ｔ・Ｓｉ−Ｃｕ等を用いることができる。

（第５段階） 次いで第２層間絶縁層（２９）を形成し、コンタクトホ
ールを設ける。この第２層間絶縁層（２９）としては、
減圧ＣＶＤ法またはプラズマＣＶＤ法等による酸化シリ
コン膜や窒化シリコン等を用いる。

次に、第２金属薄膜（３０）を形成し、コンタクト部、
配線部、光電変換部の個別電極及び共通電極をパターニ
ングにより形成する。金属配線としては、Ｃｒ、　Ｃｒ
／ｋｌ、　Ｔｉ、　Ｍｏ等を用いる。これらの金属は。

アモルファスシリコンとの界面で電気的にオーミックコ
ンタクトを形成し、熱的に安定であることによる。

Ｃｒ／ＡＱを用いる時は、上にアモルファスシリコン層
を堆積させる個別電極部については少なくとも上部の１
９層をエツチングする方がよい。

（第６段階） アモルファスシリコン膜（３１）を１〜２−の厚さプラ
ズマＣＶＤ法にて堆積させ、画素部分をパターニングに
より残す０次に透明導電膜電極（３２）として１．　Ｔ
、　０．（Ｉｎｄｉｕａｅ　Ｔｉｎ　０ｘｉｄｅ）膜（
膜厚８００人）を反応性スパッタ法により堆積させ、画
素部及び第２金属薄膜（３０）による共通電極との接続
部をパターニングにより残す。上述の工程により光電変
換を行なうアモルファスシリコンショットキーダイオー
ドが作成される。上述の実施例では、アモルファスシリ
コン−ＩＴＯ界面をショットキー障壁として用いている
が、温度特性や製造上のばらつきを改善するためにはＭ
ＩＳ構造とすることが有効であり、例えば中間層として
シリコンカーバイド膜を用いることができる。この場合
、アモルファスシリコン膜を堆積した後連続してプラズ
マＣＶＤ法でアモルファスシリコンカーバイド膜（３３
）を堆積することにより工程の増加を伴わないで特性の
改善が計れる。第４図にはアモルファスシリコンカーバ
イド膜（３３）を含む実施例を示す。

保護膜の堆積及びポンディングパッド部の穴空けを行な
うことによってセンサ基板（１１）が完成する。

〔発明の効果〕

上述の構成により、本発明は、高速読取が可能となり、
Ｇ４規格ファクシミリ等の高性能の読取装置を必要とす
る画像処理装置に供給可能な小型の読取装置を供給する
ことができる。

【図面の簡単な説明】

第１図は本発明による読取装置の実施例を示す断面図、
第２図は本発明による読取装置の実施例を示す駆動回路
の等価回路図、第３図は本発明による読取装置の実施例
を示す入力出力信号のタイムチャート図、第４図は本発
明による読取装置の実施例に用いるセンサ基板の断面図
、第５図（ａ）乃至第５回（ｆ）は第４図に示すセンサ
基板の工程を説明するための工程図、第６図は従来の読
取装置と第１図に示す読取装置との動作速度を示す説明
図、第７図は６００℃でアニールした多結晶シリコン膜
の結晶構造を示す透過電子顕微鏡写真により表わした図
、第８図は６５０℃で７ニールした膜の結晶構造を示す
透過電子顕微鏡写真により表わした図、第９図は７００
℃でアニールした膜の結晶構造を示す透過電子顕微鏡写
真により表わした図、第１０図及び第１１図はｎ−ｃｈ
ＭＯｓのしきい値及び移動度のチャンネルインプラ依存
性を示す特性図、第１２図及び第１３図はｐ　−ｃｈＭ
　ＯＳのしきい値及び移動度のチャンネルインプラ依存
性を示す特性図である。 ■・・・センサ基板 （２−ａ）、　（２−ｂ）・・・スペーサ■・・・接着
層 （へ）・・・薄板ガラス ■・・・ＥＬ光源基板 ■・・・透明電極 ■・・・正孔伝導性有機薄膜 （８）・・・電子伝導性有機蛍光薄膜 （９）・・・低仕事関数金属電極 （１０）・・・保護層 （１１）・・・光電変換素子部 （１２）・・・駆動回路（ポリ・シリコンＴＰＴ）（１
３）・・・プラテンローラ （１４）・・・原稿 （１５）・・・遮光層

Claims (3)

【特許請求の範囲】
1. （１）透明絶縁基板と、 この透明絶縁基板上に配置された光電変換部と、前記透
   明絶縁基板上に配置された多結晶シリコン薄膜トランジ
   スタからなる走査回路部とを少なくとも備えた読取装置
   において、 前記走査回路部を構成する前記多結晶シリコン薄膜トラ
   ンジスタの電界効果移動度が６０ｃｍ＾２／Ｖ・Ｓ以上
   であることを特徴とする読取装置。
2. （２）請求項１記載の走査回路部を構成する前記多結晶
   シリコン薄膜トランジスタの活性層は、多結晶シリコン
   薄膜をイオン打ち込みで非晶質化する第１の工程と、 アニール処理により再結晶化させて多結晶シリコンとす
   る第２の工程とから製造されることを特徴とする読取装
   置の製造方法。
3. （３）請求項２記載の走査回路部を構成する前記多結晶
   シリコン薄膜トランジスタの活性層は、減圧ＣＶＤ法で
   堆積する第１の工程と、 Ｓｉ＾＋イオンを加速電圧を変えて複数回イオン打ち込
   みを行なう第２の工程と、 窒素雰囲気中でアニール処理を行なう第３の工程とから
   製造されることを特徴とする読取装置の製造方法。