JPH03155644A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03155644A JPH03155644A JP29550889A JP29550889A JPH03155644A JP H03155644 A JPH03155644 A JP H03155644A JP 29550889 A JP29550889 A JP 29550889A JP 29550889 A JP29550889 A JP 29550889A JP H03155644 A JPH03155644 A JP H03155644A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- scribe line
- inspection
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000007689 inspection Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板上に配置されたＩＣチップ内の位
置を特定するための指標に関する。
置を特定するための指標に関する。
第３図は、従来の半導体装置を示す図である。
従来の半導体装置は、半導体基板上において、ＩＣチッ
プ（３１）の周辺に、これと接するＩＣチップを隔離す
るスクライブライン（３２）が設けられている。
プ（３１）の周辺に、これと接するＩＣチップを隔離す
るスクライブライン（３２）が設けられている。
従来の技術では、このスクライブライン内（３２）には
、半導体装置の合わせ精度を定量的に計測するためのバ
ーニア、解像度などを測定するテストパターン、半導体
装置製造に不可欠な合わせマーク等のモニター類がパタ
ーニングされ、前記ＩＣチップ内の位置を特定するため
の指標がなかった。
、半導体装置の合わせ精度を定量的に計測するためのバ
ーニア、解像度などを測定するテストパターン、半導体
装置製造に不可欠な合わせマーク等のモニター類がパタ
ーニングされ、前記ＩＣチップ内の位置を特定するため
の指標がなかった。
しかし、前述の従来技術では、以下のような課題を有す
る。
る。
従来の半導体装置のスクライブラインには、半導体装置
の合わせ精度を定量的に計測するためのバーニア、解像
度などを測定するテストパターン、半導体装置製造に不
可欠な合わせマーク等のモニター類がパターニングされ
ていたが、ＩＣチップ内の位置を特定するような指標は
なかった。そのため、半導体装置の外観検査や異物検査
時に顕微鏡によって欠陥や異物を発見した際、更に、詳
細な検査を行なうために電子顕微鏡等で再検査を行なう
場合、半導体装置での欠陥や異物の位置が正確に把握で
きないために、その発見に多大な時間を必要とした。
の合わせ精度を定量的に計測するためのバーニア、解像
度などを測定するテストパターン、半導体装置製造に不
可欠な合わせマーク等のモニター類がパターニングされ
ていたが、ＩＣチップ内の位置を特定するような指標は
なかった。そのため、半導体装置の外観検査や異物検査
時に顕微鏡によって欠陥や異物を発見した際、更に、詳
細な検査を行なうために電子顕微鏡等で再検査を行なう
場合、半導体装置での欠陥や異物の位置が正確に把握で
きないために、その発見に多大な時間を必要とした。
そこで本発明は、このような課題を解決するもので、そ
の目的とするところは、半導体装置の外観検査や異物検
査時に顕微鏡によって欠陥や異物を発見した際、スクラ
イブラインに設けられた指標によ５て、それらの欠陥や
異物の位置を特定し、更に詳細な検査を行なうために電
子顕微鏡等で再検査を行なう場合に、それらの位置を正
確に把握し検査の時間短縮を図るところにある。
の目的とするところは、半導体装置の外観検査や異物検
査時に顕微鏡によって欠陥や異物を発見した際、スクラ
イブラインに設けられた指標によ５て、それらの欠陥や
異物の位置を特定し、更に詳細な検査を行なうために電
子顕微鏡等で再検査を行なう場合に、それらの位置を正
確に把握し検査の時間短縮を図るところにある。
半導体装置上に、ＩＣチップ領域とスクライブライン領
域とを有する半導体装置において、前記ＩＣチップ内の
位置を特定するための指標が、前記スクライブライン領
域に設けることを特徴とする。
域とを有する半導体装置において、前記ＩＣチップ内の
位置を特定するための指標が、前記スクライブライン領
域に設けることを特徴とする。
第１図は、本発明の一実施例を示す図である。
従来技術同様、半導体基板上に配置されたＩＣチップ（
１１）の周辺に半導体装置を区分するスクライブライン
（１２）が存在する。
１１）の周辺に半導体装置を区分するスクライブライン
（１２）が存在する。
第１図において、ＩＣチップエリヤ（１１）の周辺に位
置するスクライブライン（１２）に目盛り（１３）が設
けられていて、第１図のように異物等（１４）が存在し
た場合、顕微鏡のＸＹステージをＸ方向、Ｙ方向に移動
させることにより、その定量的な位置座標を決めること
ができる。
置するスクライブライン（１２）に目盛り（１３）が設
けられていて、第１図のように異物等（１４）が存在し
た場合、顕微鏡のＸＹステージをＸ方向、Ｙ方向に移動
させることにより、その定量的な位置座標を決めること
ができる。
この位置座標を元に電子顕微鏡による再検査を行なう場
合、異物等の位置をスクライブライン（１２）に設けら
れた目盛り（１３）より得られた座標を電子顕微鏡のＸ
Ｙステージの座標に変換して容易に、それらの異物等（
１４）の位置に電子顕微鏡の視野をもっていくことがで
きる。
合、異物等の位置をスクライブライン（１２）に設けら
れた目盛り（１３）より得られた座標を電子顕微鏡のＸ
Ｙステージの座標に変換して容易に、それらの異物等（
１４）の位置に電子顕微鏡の視野をもっていくことがで
きる。
次に異物検査装置の場合では、異物検査装置は、電子顕
微鏡同様にＸＹステージにウェハーがバキュームによっ
て固定される。その後、レーザー光等により異物等（１
４）を検出する。この場合、スクライブライン（１４）
に設けられた目盛り（１３）によって、ウェハー上の異
物等（１４）を容易に検出することができる。
微鏡同様にＸＹステージにウェハーがバキュームによっ
て固定される。その後、レーザー光等により異物等（１
４）を検出する。この場合、スクライブライン（１４）
に設けられた目盛り（１３）によって、ウェハー上の異
物等（１４）を容易に検出することができる。
以上、本発明の一実施例を述べたが、これ以外に
１）第２図のような目盛りの設は方。
２）半導体装置に対して４方向、すべてのスクライブラ
インに目盛りを設ける事によっ１Ｓｕｓ定の効率化を計
る。
インに目盛りを設ける事によっ１Ｓｕｓ定の効率化を計
る。
などについても、本実施例と同様の利点が得られること
はいうまでもない。
はいうまでもない。
以上のように、本発明によれば、
ウェハー上のＩＣチップにおいて、該ＩＣチップの周辺
に位置するスクライブラインの一部または、全域の縦横
、少なくとも１方向に、該ＩＣチップ内での位置を特定
できるような目印を設けることにより、従来の技術では
、困難だったＩＣチップ内の異物や欠陥の定量的な位置
の特定ができ、電子顕微鏡等での測定の時間短縮を計れ
るという効果を有する。
に位置するスクライブラインの一部または、全域の縦横
、少なくとも１方向に、該ＩＣチップ内での位置を特定
できるような目印を設けることにより、従来の技術では
、困難だったＩＣチップ内の異物や欠陥の定量的な位置
の特定ができ、電子顕微鏡等での測定の時間短縮を計れ
るという効果を有する。
第１図は、本発明の実施例の半導体装置を示す図である
。 第２図は、本発明の実施例での応用例の半導体装置を示
す図である。 第３図は、従来の半導体装置を示す図である。 １１争Φ ２１ １３・ ・ １４ ・ ・ ２１ ・ ・ ２１ ２３・ ・ ３１争・ ３２ 拳 ・ ＩＣチップ スクライブライン 目盛り 異物 ＩＣチップ スクライブライン 目盛り ＩＣチップ スクライブライン 以上
。 第２図は、本発明の実施例での応用例の半導体装置を示
す図である。 第３図は、従来の半導体装置を示す図である。 １１争Φ ２１ １３・ ・ １４ ・ ・ ２１ ・ ・ ２１ ２３・ ・ ３１争・ ３２ 拳 ・ ＩＣチップ スクライブライン 目盛り 異物 ＩＣチップ スクライブライン 目盛り ＩＣチップ スクライブライン 以上
Claims (1)
- 半導体装置上に、ＩＣチップ領域とスクライブライン領
域とを有する半導体装置において、前記ＩＣチップ内の
位置を特定するための指標が、前記スクライブライン領
域に設けることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29550889A JPH03155644A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29550889A JPH03155644A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03155644A true JPH03155644A (ja) | 1991-07-03 |
Family
ID=17821524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29550889A Pending JPH03155644A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03155644A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061236A (ja) * | 2010-11-26 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
-
1989
- 1989-11-14 JP JP29550889A patent/JPH03155644A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061236A (ja) * | 2010-11-26 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI309789B (en) | Method for translating repeater defect coordinates to reticle coordinates using cad data in a semiconductor wafer reticle | |
| EP0457843A1 (en) | METHOD AND APPARATUS FOR MEASURING THE ALIGNMENT OF THE LAYER OVERLAY ON A SEMICONDUCTOR WAFER. | |
| JPH01253247A (ja) | ダイの位置決め方法と装置 | |
| JPH03155644A (ja) | 半導体装置 | |
| JPH07134137A (ja) | プローブ顕微鏡装置および探針間距離測定方法 | |
| JPH06331653A (ja) | Ｘ−ｙ回路基板検査装置におけるプローブ間誤差測定方法 | |
| JP2767291B2 (ja) | 検査装置 | |
| JPH03181848A (ja) | 半導体材料評価装置 | |
| JPH0479251A (ja) | 半導体装置製造方法 | |
| JPH03269433A (ja) | 投影露光マスク | |
| JPS6184029A (ja) | 半導体検査装置 | |
| JPH0157724B2 (ja) | ||
| JPS62233746A (ja) | チツプ搭載基板チエツカ | |
| JPS6049643A (ja) | ウエハ検査装置 | |
| JP2913747B2 (ja) | ウェーハ検査装置 | |
| JP2005310833A (ja) | 基板検査装置および方法 | |
| JPH0783041B2 (ja) | 半導体装置の検査装置及びその検査方法 | |
| JPH01305344A (ja) | パターン欠陥検査装置 | |
| JPS6115340A (ja) | ウエハプロ−バ | |
| JPH08102478A (ja) | 結晶欠陥検出装置 | |
| JPS63271948A (ja) | プロ−ビング方法 | |
| JPH05136021A (ja) | レジストレーシヨン測定装置 | |
| JPS6165444A (ja) | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 | |
| JPS5817631A (ja) | 半導体検査装置 | |
| JPS6399541A (ja) | 半導体ウエハプロ−バ装置 |