JPH031560A - 樹脂封止用回路基板 - Google Patents
樹脂封止用回路基板Info
- Publication number
- JPH031560A JPH031560A JP1243518A JP24351889A JPH031560A JP H031560 A JPH031560 A JP H031560A JP 1243518 A JP1243518 A JP 1243518A JP 24351889 A JP24351889 A JP 24351889A JP H031560 A JPH031560 A JP H031560A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- circuit board
- transfer molding
- sealed
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/016—Manufacture or treatment using moulds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＩＣカード等に使用される薄型パ・ンケージ
構造の樹脂封止用回路基板に関する。
構造の樹脂封止用回路基板に関する。
（従来の技術）
従来、ＩＣカードに使用される薄型パッケージの厚さは
０．５〜１−程度であるが、近年では、更に薄型で精度
の高いパッケージ構造が要求されている。
０．５〜１−程度であるが、近年では、更に薄型で精度
の高いパッケージ構造が要求されている。
以下、このような従来の樹脂封止用回路基板の製造方法
について、第４図を用いて説明する。
について、第４図を用いて説明する。
まず、第４図（ａ）に示すように、印刷配線板１に凹部
２を設け、上面及び下面に配線３を施し、スルーホール
４を介してそれらの配線を接続する。
２を設け、上面及び下面に配線３を施し、スルーホール
４を介してそれらの配線を接続する。
次に、第４図（ｂ）に示すように、接着剤５を用いて凹
部２上に半導体チップ６を固着し、ワイヤ７によってそ
の半導体チップ６と印刷配線板１の上面の配線３とを接
続する。
部２上に半導体チップ６を固着し、ワイヤ７によってそ
の半導体チップ６と印刷配線板１の上面の配線３とを接
続する。
次に、このようにして形成された樹脂封止用回路基板を
、第４図（ｃ）に示すように、下金型８と上金型９間に
セントする。
、第４図（ｃ）に示すように、下金型８と上金型９間に
セントする。
次に、第４図（ｄ）に示すように、封止樹脂１０を用い
たトランスファ成形により、半導体チップ６を樹脂封止
する。
たトランスファ成形により、半導体チップ６を樹脂封止
する。
また、第８図に示すような樹脂封止用回路基板の製造方
法も公知である。この種のものは、例えば特開昭５８−
１５９号に記載されている。
法も公知である。この種のものは、例えば特開昭５８−
１５９号に記載されている。
まず、第８図（ａ）に示すように、印刷配線板１１に凹
部を設け、上面及び下面に配線１２を施し、スルーホー
ル１３を介してそれらの配線間を接続する。
部を設け、上面及び下面に配線１２を施し、スルーホー
ル１３を介してそれらの配線間を接続する。
次に、第８図（ｂ）に示すように、接着剤１４を用いて
凹部上に半導体チップ１５を固着し、ワイヤ１６によっ
てその半導体チップ１５と印刷配線板１１の上面の配線
１２とを接続する。
凹部上に半導体チップ１５を固着し、ワイヤ１６によっ
てその半導体チップ１５と印刷配線板１１の上面の配線
１２とを接続する。
次に、第８図（ｃ）に示すように、印刷配線板１１の上
面に樹脂枠１７を設ける。
面に樹脂枠１７を設ける。
次に、このようにして形成された樹脂封止用回路基板を
、第８図（ｄ）に示すように、下金型１８と上金型１９
間にセットする。
、第８図（ｄ）に示すように、下金型１８と上金型１９
間にセットする。
次に、第８図（ｅ）に示すように、封止樹脂２０を用い
たトランスファ成形により、半導体チップ１５を樹脂封
止する。
たトランスファ成形により、半導体チップ１５を樹脂封
止する。
第１２図は従来の樹脂封止用回路基板に半導体素子を搭
載したＣＯＢ （チップ・オン・ボード）の電気的測定
状態断面図である。
載したＣＯＢ （チップ・オン・ボード）の電気的測定
状態断面図である。
この図において、７６はＣＯＢ、７７は金属パターンの
外部接続用リード端子、７８は測定用ポゴピン、７９は
測定用ポゴピン７８を固定する絶縁材である。
外部接続用リード端子、７８は測定用ポゴピン、７９は
測定用ポゴピン７８を固定する絶縁材である。
この図に示すように、従来では外部接続用リード端子７
７に測定用ポゴピン７８を接触させて電気的測定を行っ
ていた。
７に測定用ポゴピン７８を接触させて電気的測定を行っ
ていた。
（発明が解決しようとする課題）
しかしながら、第４図に示す方法によれば、第４図の（
ｃ）工程において、配線３が上金型９と下金型８とで挟
持されることにより、第５図（ｉ）から第５図（１１）
に示すように圧迫され、第６図に示すような配線の段切
れ３ａを起こしたり、第７図に示すように、配線３面に
金型の圧痕３ｂが残るといった問題があった。
ｃ）工程において、配線３が上金型９と下金型８とで挟
持されることにより、第５図（ｉ）から第５図（１１）
に示すように圧迫され、第６図に示すような配線の段切
れ３ａを起こしたり、第７図に示すように、配線３面に
金型の圧痕３ｂが残るといった問題があった。
また、第８図に示す方法の場合には、樹脂枠１７がクヨ
ション材として作用するものの、上金型１９と下金型１
８による圧力が樹脂枠１７に集中的に作用するため、第
９図に示すように、前記した第６図の場合と同じような
配線１２の断切れが起こったり、金型の圧痕が残るとい
った問題があった。
ション材として作用するものの、上金型１９と下金型１
８による圧力が樹脂枠１７に集中的に作用するため、第
９図に示すように、前記した第６図の場合と同じような
配線１２の断切れが起こったり、金型の圧痕が残るとい
った問題があった。
更に、従来の半導体構造では、第１２図に示すように、
外部接続用リード端子７７に測定用ポゴピン７８を接触
させて電気的測定を行っているため、外部接続用リード
端子７７に傷が付き易いといった問題があった。
外部接続用リード端子７７に測定用ポゴピン７８を接触
させて電気的測定を行っているため、外部接続用リード
端子７７に傷が付き易いといった問題があった。
本発明は、以上述べた問題点を除去し、配線の１員傷を
なくすと共に、薄型化を図り得る樹脂封止用回路基板を
提供することを目的とする。
なくすと共に、薄型化を図り得る樹脂封止用回路基板を
提供することを目的とする。
（課題を解決するための手段）
本発明は、上記目的を達成するために、略平行に配列さ
れた２本の外枠と、該外枠間に位置し、サポートバーで
支持される回路配線基板を連設し、上面には保護膜がパ
ターニングされ、トランスファ成形により封止される樹
脂封止用回路基板において、前記回路配線基板のトラン
スファ成形用金型のキャビティ周辺部、トランスファ成
形用ゲート及びランナー部並びに前記外枠に前記保護膜
をパターニングするようにしたものである。
れた２本の外枠と、該外枠間に位置し、サポートバーで
支持される回路配線基板を連設し、上面には保護膜がパ
ターニングされ、トランスファ成形により封止される樹
脂封止用回路基板において、前記回路配線基板のトラン
スファ成形用金型のキャビティ周辺部、トランスファ成
形用ゲート及びランナー部並びに前記外枠に前記保護膜
をパターニングするようにしたものである。
また、本発明は、略平行に配列された２本の外枠と、該
外枠間に位置し、サポートバーで支持される回路配線基
板を連設し、トランスファ成形により封止される樹脂封
止用回路基板において、前記回路配線基板に形成される
導体パターンと、前記外枠に形成される測定用端子とを
有し、トランスファ成形用金型が前記導体パターン及び
測定用端子に当接するようにしたものである。
外枠間に位置し、サポートバーで支持される回路配線基
板を連設し、トランスファ成形により封止される樹脂封
止用回路基板において、前記回路配線基板に形成される
導体パターンと、前記外枠に形成される測定用端子とを
有し、トランスファ成形用金型が前記導体パターン及び
測定用端子に当接するようにしたものである。
（作用）
本発明によれば、上記のように、配線基板の適切な箇所
に保護膜を形成し、トランスファ成形を行うようにした
ので、金型による配線の損傷をなくすと共に、基板をカ
ード化した場合の剥離をなくし、薄型の樹脂封止用回路
基板を得ることができる。
に保護膜を形成し、トランスファ成形を行うようにした
ので、金型による配線の損傷をなくすと共に、基板をカ
ード化した場合の剥離をなくし、薄型の樹脂封止用回路
基板を得ることができる。
また、ガラスエポキシ等からなる半導体素子搭載基板の
外部接続用端子以外の外枠部分に測定用端子を設け、ト
ランスファ成形用金型により配線に局部的な圧力が加わ
るのを防ぎ、トランスファ成形時の配線の損傷をなくす
ことができる。
外部接続用端子以外の外枠部分に測定用端子を設け、ト
ランスファ成形用金型により配線に局部的な圧力が加わ
るのを防ぎ、トランスファ成形時の配線の損傷をなくす
ことができる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の第１実施例を示す樹脂封止用回路基板
の全体平面図、第２図は本発明の第１実施例を示す樹脂
封止用回路基板の構成図であり、第２図（Ａ）はその平
面図、第２図（Ｂ）はその断面図である。
の全体平面図、第２図は本発明の第１実施例を示す樹脂
封止用回路基板の構成図であり、第２図（Ａ）はその平
面図、第２図（Ｂ）はその断面図である。
これらの図において、多連の配線基板部２１に凹部２２
を形成し、その凹部２２に半導体素子２５を搭載する。
を形成し、その凹部２２に半導体素子２５を搭載する。
また、従来のように、配線基板部２１の表側には配線パ
ターン２３、裏側にはリード端子２４を形成する。そし
て、ワイヤ２６により半導体素子２５と配線基板部２１
を接続し、封止樹脂２７を用いて樹脂封止する。
ターン２３、裏側にはリード端子２４を形成する。そし
て、ワイヤ２６により半導体素子２５と配線基板部２１
を接続し、封止樹脂２７を用いて樹脂封止する。
更に、本発明においては、トランスファ成形用金型のキ
ャビティ周辺部３１、トランスファ成形用ゲート及びラ
ンナー部３０、外枠３３にそれぞれ保護膜、例えば厚さ
２０μｍのエポキシ系樹脂からなるソルダーレジストを
塗布する。ここで、トランスファ成形用ゲート及びラン
ナー部３０の保護膜の幅は、ゲート幅より広く形成する
。これは、樹脂封止後のゲート部の剥離を容易にすると
ともに、ゲ−１１１による基材メクレ傷の発生等を防止
するためである。
ャビティ周辺部３１、トランスファ成形用ゲート及びラ
ンナー部３０、外枠３３にそれぞれ保護膜、例えば厚さ
２０μｍのエポキシ系樹脂からなるソルダーレジストを
塗布する。ここで、トランスファ成形用ゲート及びラン
ナー部３０の保護膜の幅は、ゲート幅より広く形成する
。これは、樹脂封止後のゲート部の剥離を容易にすると
ともに、ゲ−１１１による基材メクレ傷の発生等を防止
するためである。
また、保護膜を施すことにより金型の圧力が分散される
ので、配線パターン２３の断切れを防止し、配線パター
ン２３と基材の段差を少なくすると共に、保護膜がクツ
ション材になるため、封止樹脂２７の流れ出しを防止す
ることができる。
ので、配線パターン２３の断切れを防止し、配線パター
ン２３と基材の段差を少なくすると共に、保護膜がクツ
ション材になるため、封止樹脂２７の流れ出しを防止す
ることができる。
更に、トランスファ成形用金型のキャビティ周辺部３１
において保護膜として用いる樹脂の注入口と略反対側の
一部に切り離し部３２を設ける。このように構成するこ
とにより、樹脂封止時において、保護膜と基材の段差が
封止時における金型のエアーベントとして機能する。
において保護膜として用いる樹脂の注入口と略反対側の
一部に切り離し部３２を設ける。このように構成するこ
とにより、樹脂封止時において、保護膜と基材の段差が
封止時における金型のエアーベントとして機能する。
次に、本発明の第１実施例の樹脂封止用回路基板の製造
方法を第３図を用いて説明する。
方法を第３図を用いて説明する。
まず、第３図（ａ）に示すように、凹部４２を有する配
線基板部４１、サポートバー４５及び外枠４６を有する
基板を用意する。
線基板部４１、サポートバー４５及び外枠４６を有する
基板を用意する。
次に、第３図（ｂ）に示すように、その基板のトランス
ファ成形用金型のキャビティ周辺部４９、トランスノア
成形用ゲート及びランナー部４８並びに前記外枠４６に
、保護膜としての樹脂４７を塗布してパターニングする
。この時、トランスファ成形用金型のキャビティ周辺部
４９において、保護膜として用いる樹脂の注入口と略反
対側に切り離し部５０を形成する。なお、第３図（ｂ）
′は第３図（ｂ）のＡ−Ａ線断面図である。また、ここ
で、４３は配線パターン、４４はスルホールである。
ファ成形用金型のキャビティ周辺部４９、トランスノア
成形用ゲート及びランナー部４８並びに前記外枠４６に
、保護膜としての樹脂４７を塗布してパターニングする
。この時、トランスファ成形用金型のキャビティ周辺部
４９において、保護膜として用いる樹脂の注入口と略反
対側に切り離し部５０を形成する。なお、第３図（ｂ）
′は第３図（ｂ）のＡ−Ａ線断面図である。また、ここ
で、４３は配線パターン、４４はスルホールである。
次に、第３図（ｃ）に示すように、接着剤５１を用いて
配線基板部４１の凹部４２に半導体素子５２を固着し、
ワイヤ５３によって半導体素子５２と配線基板部４１と
を接続する。
配線基板部４１の凹部４２に半導体素子５２を固着し、
ワイヤ５３によって半導体素子５２と配線基板部４１と
を接続する。
次に、このようにして形成された樹脂封止用回路基板を
、第３図（ｄ）に示すように、上金型５５と下金型５４
とで挟持し、樹脂封止する。
、第３図（ｄ）に示すように、上金型５５と下金型５４
とで挟持し、樹脂封止する。
次に、第３図（ｅ）に示すように、封止樹脂５６を用い
たトランスファ成形によって半導体素子５２を樹脂封止
した後、トランスファ成形用ゲート及びランナー部４８
と外枠４６を除去する。この時、例えばトランスファ成
形用ゲート及びランナー部４８の封止樹脂５６′は、押
さえ板（図示なし）で挟持した後に折り曲げることによ
り、容易に、しかも確実に剥離することができる。
たトランスファ成形によって半導体素子５２を樹脂封止
した後、トランスファ成形用ゲート及びランナー部４８
と外枠４６を除去する。この時、例えばトランスファ成
形用ゲート及びランナー部４８の封止樹脂５６′は、押
さえ板（図示なし）で挟持した後に折り曲げることによ
り、容易に、しかも確実に剥離することができる。
第１０図は本発明の第２実施例を示す樹脂封止用回路基
板の構成図であり、第１０図（Ａ）はその平面図、第１
Ｏ図（Ｂ）はその断面図である。
板の構成図であり、第１０図（Ａ）はその平面図、第１
Ｏ図（Ｂ）はその断面図である。
この実施例は、前記した実施例のように配線基板部４１
へ凹部４２を設けるのではなく、平坦な配線基板部６０
上に半導体素子６３を載置し、ワイヤ６４により配線基
板部６０上の配線パターン６１と半導体素子６３とを接
続するものである。また、第１０図（Ａ）に示すように
、トランスファ成形用ゲート及びランナー部７１、トラ
ンスファ成形用金型のキャビティ周辺部７２、及び外枠
（図示なし）にはそれぞれ保護膜としての樹脂を塗布す
る。ここで、６２は配線パターン、７２′ は切り離し
部である。
へ凹部４２を設けるのではなく、平坦な配線基板部６０
上に半導体素子６３を載置し、ワイヤ６４により配線基
板部６０上の配線パターン６１と半導体素子６３とを接
続するものである。また、第１０図（Ａ）に示すように
、トランスファ成形用ゲート及びランナー部７１、トラ
ンスファ成形用金型のキャビティ周辺部７２、及び外枠
（図示なし）にはそれぞれ保護膜としての樹脂を塗布す
る。ここで、６２は配線パターン、７２′ は切り離し
部である。
第１１図は本発明の第３実施例を示す樹脂封止用回路基
板に半導体素子を搭載し、モールド金型で挟んだ時の断
面図である。
板に半導体素子を搭載し、モールド金型で挟んだ時の断
面図である。
この実施例では、図に示すように、基板の裏面の配線パ
ターン４３以外の箇所にも保護膜としての樹脂８７を塗
布する。なお、その他の構成要素については、第３図（
ｄ）に示したものと同様である。
ターン４３以外の箇所にも保護膜としての樹脂８７を塗
布する。なお、その他の構成要素については、第３図（
ｄ）に示したものと同様である。
このように構成することにより、前記実施例においては
、樹脂封止用回路基板の上面のみしか保護膜としての樹
脂を塗布しないため、その樹脂の伸縮による回路基板の
反り（曲がり）が生じる恐れがあるが、本実施例ではこ
れを除去することができる。
、樹脂封止用回路基板の上面のみしか保護膜としての樹
脂を塗布しないため、その樹脂の伸縮による回路基板の
反り（曲がり）が生じる恐れがあるが、本実施例ではこ
れを除去することができる。
第１３図は本発明の第４実施例のガラスエポキシ等から
なる樹脂封止用回路基板の構成図であり、第１３図（ａ
）はその表面（半導体素子搭載面）図、第１３図（ｂ）
はその裏面（外部・続用端子面）図、第１４図は第１３
図の樹脂封止用回路基板に半導体素子を搭載し、モール
ド金型で挟んだ時の断面図を示している。
なる樹脂封止用回路基板の構成図であり、第１３図（ａ
）はその表面（半導体素子搭載面）図、第１３図（ｂ）
はその裏面（外部・続用端子面）図、第１４図は第１３
図の樹脂封止用回路基板に半導体素子を搭載し、モール
ド金型で挟んだ時の断面図を示している。
これらの図において、８１はガラスエポキシ基材、８２
、８６は配線パターン、８３．８３’は裏面接続用スル
ーホール、８４は外部接続用端子、８５は回路基板の表
面から上記スルーホール８３．８３′を介して枠に設け
られた測定用端子、９２は半導体素子、９３は半導体素
子９２と回路基板とを接続するワイヤ、９４はモールド
上金型、９５はモールド下金型である。
、８６は配線パターン、８３．８３’は裏面接続用スル
ーホール、８４は外部接続用端子、８５は回路基板の表
面から上記スルーホール８３．８３′を介して枠に設け
られた測定用端子、９２は半導体素子、９３は半導体素
子９２と回路基板とを接続するワイヤ、９４はモールド
上金型、９５はモールド下金型である。
ここで、回路基板の外枠に配線パターン８２又は測定用
端子８５を設けることにより、基板表面の配線パターン
８２のメッキ厚による段差がなくなるため、モールド金
型９４．９５で基板を挟んでも局部的な圧力が加わるこ
とはない。このため、基板の配線パターン８２．８６に
モールド金型９４．９５の圧痕がつくこともない。
端子８５を設けることにより、基板表面の配線パターン
８２のメッキ厚による段差がなくなるため、モールド金
型９４．９５で基板を挟んでも局部的な圧力が加わるこ
とはない。このため、基板の配線パターン８２．８６に
モールド金型９４．９５の圧痕がつくこともない。
また、第１５図に示すように、測定用端子９６を樹脂封
止用回路基板の外枠の表面に形成するようにしてもよい
。
止用回路基板の外枠の表面に形成するようにしてもよい
。
第１６図は第１５図に示す樹脂封止用回路基板の外枠の
表面に測定用端子を形成し、これをモールド金型で挟ん
だ時の断面図である。
表面に測定用端子を形成し、これをモールド金型で挟ん
だ時の断面図である。
この図に示すように、樹脂封止用回路基板の表面はフラ
ットになり、モールド金型９４．９５による局部的圧力
の発生はなくなるので、基板の外部接続用端子に金型の
圧痕は残らない。
ットになり、モールド金型９４．９５による局部的圧力
の発生はなくなるので、基板の外部接続用端子に金型の
圧痕は残らない。
ここで、電気的特性の測定において、従来では、上記の
ように基板の外枠に設けた測定端子に、第１２図に示し
た測定用ポゴピンを接触させて測定していたが、本発明
によれば、基板の外部接続用端子にポゴピンを接触させ
る必要がないので、端子を傷つけることはなくなる。
ように基板の外枠に設けた測定端子に、第１２図に示し
た測定用ポゴピンを接触させて測定していたが、本発明
によれば、基板の外部接続用端子にポゴピンを接触させ
る必要がないので、端子を傷つけることはなくなる。
また、図示しないが、基板の下面の配線パターン以外の
箇所にダミー配線を形成するようにしてもよい。
箇所にダミー配線を形成するようにしてもよい。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、配線基
板の適切な箇所に保護膜を形成し、トランスファ成形を
行うようにしたので、以下の効果が得られる。
板の適切な箇所に保護膜を形成し、トランスファ成形を
行うようにしたので、以下の効果が得られる。
（１）基板をカード化した場合、カードとの密着性が向
上し、品質の向上及び安定化を図ることができる。
上し、品質の向上及び安定化を図ることができる。
（２）基板の貼り合わせかないため、基板の厚さを低減
できると共に、精度も良くなり、コストも安価になる。
できると共に、精度も良くなり、コストも安価になる。
（３）保護膜がクンジョン材となり、かっ封止時におけ
る樹脂の流れ出しを防ぐことができる。
る樹脂の流れ出しを防ぐことができる。
（４）金型の圧力による配線面への圧痕がなくなる。
（５）樹脂の注入口と略反対側に保護膜の切り離し部を
形成してエアーベントとしたので、ボイド等の発生を低
減し、安定した樹脂封止を行うことができる。
形成してエアーベントとしたので、ボイド等の発生を低
減し、安定した樹脂封止を行うことができる。
更に、トランスファ成形用金型が、回路配線基板に形成
される導体パターンと、外枠に形成される測定用端子又
は導体パターンに当接するようにしたので、 （１）半導体素子面を樹脂封止する際、回路基板表面の
導体パターン部と外枠とのメッキ厚による段差がなくな
るため、金型の圧力による基板端子面への圧痕がなくな
る。
される導体パターンと、外枠に形成される測定用端子又
は導体パターンに当接するようにしたので、 （１）半導体素子面を樹脂封止する際、回路基板表面の
導体パターン部と外枠とのメッキ厚による段差がなくな
るため、金型の圧力による基板端子面への圧痕がなくな
る。
（２）基板の外枠に設けた測定端子により電気的特性試
験等を行うことができるため、外部接続用端子が傷つく
ことがなくなる。
験等を行うことができるため、外部接続用端子が傷つく
ことがなくなる。
第１図は本発明の第１実施例を示す樹脂封止用回路基板
の全体平面図、第２図はその樹脂封止用回路基板の構成
図、第３図は本発明の第１実施例を示す樹脂封止用回路
基板の製造工程図、第４図は従来の樹脂封止用回路基板
の製造工程図、第５図は第４図の（ｃ）工程詳細図、第
６図は第５図のＡ部拡大図、第７図はその樹脂封止用回
路基板の上面図、第８図は従来の他の樹脂封止用回路基
板の製造工程図、第９図は第８図のＢ部拡大図、第１０
図は本発明の第２実施例を示す樹脂封止用回路基板の構
成図、第１１図は本発明の第３実施例を示す樹脂封止用
回路基板の断面図、第１２図は従来の樹脂封止用回路基
板に半導体素子を搭載したＣ０Ｂ（チップ・オン・ボー
ド）の電気的測定状態断面図、第１３図は本発明の第４
実施例を示す樹脂封止用回路基板の構成図、第１４図は
第１３図の回路基板に半導体素子を搭載しモールド金型
で挟んだ時断面図、第１５図は本発明の第５実施例を示
す樹脂封止用回路基板の表面図、第１６図は第１５図の
回路基板に半導体素子を搭載しモールド金型で挟んだ時
の断面図である。 ２１、４１．６０・・・配線基板部、２２．４２・・・
凹部、２３４３、６１．６２．８２．８６・・・配線パ
ターン、２４・・・リード端子、２５．５２．６３．９
２・・・半導体素子、２６．５３．６４９３・・・ワイ
ヤ、２７．５６．５６’・・・封止樹脂、３０．４８７
１・・・トランスファ成形用ゲート及びランナー部、３
１、４９．７２・・・金型のキャビティ周辺部、３２．
５０７２′・・・切り離し部、３３．４６・・・外枠、
４４．８３．８３’・・・スルーホール、４５・・・サ
ポートバー、４７．８７・・・保護膜（樹脂）、５１・
・・接着剤、５４．９５−・・下金型、５５゜９４・・
・上金型、８１・・・ガラスエポキシ基材、８４・・・
外部接続用端子、８５．９６・・・測定用端子。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）１（橘≦Ｂ
月の％Ｉｉ’＞ヒ１メづの才【ｔＲ畜ｔｒｉヒ酵ン条〕
を末２〕リイト４１；？面Ｃづ第１図 オシ隆１ｔ１４１’ｌ’ｌ（＊ＪｔｔＮＨｔｔｆｆ）ｌ
Ｉ’１７トｔｉＪｅｊ％Ｑ第２図 １４ｆｆｉゴ２フ（Ｃ）ｘｔＴｉＹ＜ｖａ第５図 第 図 第 図
の全体平面図、第２図はその樹脂封止用回路基板の構成
図、第３図は本発明の第１実施例を示す樹脂封止用回路
基板の製造工程図、第４図は従来の樹脂封止用回路基板
の製造工程図、第５図は第４図の（ｃ）工程詳細図、第
６図は第５図のＡ部拡大図、第７図はその樹脂封止用回
路基板の上面図、第８図は従来の他の樹脂封止用回路基
板の製造工程図、第９図は第８図のＢ部拡大図、第１０
図は本発明の第２実施例を示す樹脂封止用回路基板の構
成図、第１１図は本発明の第３実施例を示す樹脂封止用
回路基板の断面図、第１２図は従来の樹脂封止用回路基
板に半導体素子を搭載したＣ０Ｂ（チップ・オン・ボー
ド）の電気的測定状態断面図、第１３図は本発明の第４
実施例を示す樹脂封止用回路基板の構成図、第１４図は
第１３図の回路基板に半導体素子を搭載しモールド金型
で挟んだ時断面図、第１５図は本発明の第５実施例を示
す樹脂封止用回路基板の表面図、第１６図は第１５図の
回路基板に半導体素子を搭載しモールド金型で挟んだ時
の断面図である。 ２１、４１．６０・・・配線基板部、２２．４２・・・
凹部、２３４３、６１．６２．８２．８６・・・配線パ
ターン、２４・・・リード端子、２５．５２．６３．９
２・・・半導体素子、２６．５３．６４９３・・・ワイ
ヤ、２７．５６．５６’・・・封止樹脂、３０．４８７
１・・・トランスファ成形用ゲート及びランナー部、３
１、４９．７２・・・金型のキャビティ周辺部、３２．
５０７２′・・・切り離し部、３３．４６・・・外枠、
４４．８３．８３’・・・スルーホール、４５・・・サ
ポートバー、４７．８７・・・保護膜（樹脂）、５１・
・・接着剤、５４．９５−・・下金型、５５゜９４・・
・上金型、８１・・・ガラスエポキシ基材、８４・・・
外部接続用端子、８５．９６・・・測定用端子。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）１（橘≦Ｂ
月の％Ｉｉ’＞ヒ１メづの才【ｔＲ畜ｔｒｉヒ酵ン条〕
を末２〕リイト４１；？面Ｃづ第１図 オシ隆１ｔ１４１’ｌ’ｌ（＊ＪｔｔＮＨｔｔｆｆ）ｌ
Ｉ’１７トｔｉＪｅｊ％Ｑ第２図 １４ｆｆｉゴ２フ（Ｃ）ｘｔＴｉＹ＜ｖａ第５図 第 図 第 図
Claims (6)
- （１）略平行に配列された２本の外枠と、該外枠間に位
置し、サポートバーで支持される回路配線基板を連設し
、上面には保護膜がパターニングされ、トランスファ成
形により封止される樹脂封止用回路基板において、 前記回路配線基板のトランスファ成形用金型のキャビテ
ィ周辺部、トランスファ成形用ゲート及びランナー部並
びに前記外枠に、前記保護膜をパターニングすることを
特徴とする樹脂封止用回路基板。 - （２）前記保護膜の幅はゲート幅より広く形成するよう
にしたことを特徴とする請求項１記載の樹脂封止用回路
基板。 - （３）前記トランスファ成形用金型のキャビティ周辺の
保護膜に樹脂の注入口と略反対側に保護膜の切り離し部
を形成するようにしたことを特徴とする請求項１記載の
樹脂封止用回路基板。 - （４）略平行に配列された２本の外枠と、該外枠間に位
置し、サポートバーで支持される回路配線基板を連設し
、上面には保護膜がパターニングされ、トランスファ成
形により封止される樹脂封止用回路基板において、 前記回路配線基板のトランスファ成形用金型のキャビテ
ィ周辺部、トランスファ成形用ゲート及びランナー部並
びに前記外枠、更に、前記回路配線基板の裏面の配線パ
ターン以外の箇所に、前記保護膜をパターニングするこ
とを特徴とする樹脂封止用回路基板。 - （５）略平行に配列された２本の外枠と、該外枠間に位
置し、サポートバーで支持される回路配線基板を連設し
、トランスファ成形により封止される樹脂封止用回路基
板において、 （ａ）前記回路配線基板に形成される導体パターンと、 （ｂ）前記外枠に形成される測定用端子とを有し、（ｃ
）トランスファ成形用金型が前記導体パターン及び測定
用端子に当接することを特徴とする樹脂封止用回路基板
。 - （６）略平行に配列された２本の外枠と、該外枠間に位
置し、サポートバーで支持される回路配線基板を連設し
、トランスファ成形により封止される樹脂封止用回路基
板において、 （ａ）前記回路配線基板に形成される第１の導体パター
ンと、 （ｂ）前記外枠に形成される第２の導体パターンとを有
し、 （ｃ）トランスファ成形用金型が前記第１及び第２の導
体パターンに当接することを特徴とする樹脂封止用回路
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243518A JP2596615B2 (ja) | 1989-02-08 | 1989-09-21 | 樹脂封止用回路基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-27385 | 1989-02-08 | ||
| JP2738589 | 1989-02-08 | ||
| JP1243518A JP2596615B2 (ja) | 1989-02-08 | 1989-09-21 | 樹脂封止用回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031560A true JPH031560A (ja) | 1991-01-08 |
| JP2596615B2 JP2596615B2 (ja) | 1997-04-02 |
Family
ID=26365299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243518A Expired - Fee Related JP2596615B2 (ja) | 1989-02-08 | 1989-09-21 | 樹脂封止用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596615B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0692820A1 (en) * | 1994-07-15 | 1996-01-17 | Shinko Electric Industries Co. Ltd. | Manufacturing one sided resin sealed semiconductor devices and a carrier used for it |
| EP0715348A3 (en) * | 1994-11-29 | 1998-07-15 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
| US5982625A (en) * | 1998-03-19 | 1999-11-09 | Advanced Semiconductor Engineering, Inc. | Semiconductor packaging device |
| US6172424B1 (en) | 1996-10-11 | 2001-01-09 | Denso Corporation | Resin sealing type semiconductor device |
| US6333212B1 (en) | 1995-08-25 | 2001-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| EP0961317A3 (en) * | 1998-05-18 | 2002-07-24 | ST Assembly Test Services Limited | A method of encapsulating an electronic component |
| KR100857916B1 (ko) * | 2008-01-22 | 2008-09-10 | (주) 지오시스 | 토양 고화재 및 이를 이용한 연약지반 처리공법 |
| JP2011049253A (ja) * | 2009-08-25 | 2011-03-10 | Stanley Electric Co Ltd | Ｌｅｄユニット及びその製造方法 |
| JP2012235147A (ja) * | 2006-06-09 | 2012-11-29 | Lg Electronics Inc | 発光素子パッケージモジュール |
-
1989
- 1989-09-21 JP JP1243518A patent/JP2596615B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0692820A1 (en) * | 1994-07-15 | 1996-01-17 | Shinko Electric Industries Co. Ltd. | Manufacturing one sided resin sealed semiconductor devices and a carrier used for it |
| US5732465A (en) * | 1994-07-15 | 1998-03-31 | Shinko Electric Industries Co., Ltd. | Method of manufacturing one side resin sealing type semiconductor devices |
| EP0715348A3 (en) * | 1994-11-29 | 1998-07-15 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
| US6333212B1 (en) | 1995-08-25 | 2001-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US6172424B1 (en) | 1996-10-11 | 2001-01-09 | Denso Corporation | Resin sealing type semiconductor device |
| US5982625A (en) * | 1998-03-19 | 1999-11-09 | Advanced Semiconductor Engineering, Inc. | Semiconductor packaging device |
| EP0961317A3 (en) * | 1998-05-18 | 2002-07-24 | ST Assembly Test Services Limited | A method of encapsulating an electronic component |
| JP2012235147A (ja) * | 2006-06-09 | 2012-11-29 | Lg Electronics Inc | 発光素子パッケージモジュール |
| JP2014195083A (ja) * | 2006-06-09 | 2014-10-09 | Lg Electronics Inc | 発光素子パッケージモジュール |
| KR100857916B1 (ko) * | 2008-01-22 | 2008-09-10 | (주) 지오시스 | 토양 고화재 및 이를 이용한 연약지반 처리공법 |
| JP2011049253A (ja) * | 2009-08-25 | 2011-03-10 | Stanley Electric Co Ltd | Ｌｅｄユニット及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2596615B2 (ja) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW223183B (en) | Resin molded semiconductor package | |
| JPH031560A (ja) | 樹脂封止用回路基板 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JPH0394460A (ja) | 半導体装置およびその製造方法 | |
| JPH06204390A (ja) | 半導体装置 | |
| JPH04177753A (ja) | 樹脂封止型半導体装置 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JPH06169033A (ja) | 半導体チップの実装方法 | |
| JPH04331921A (ja) | フレキシブル基板とその実装方法 | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2816084B2 (ja) | 半田塗布方法、半導体装置の製造方法およびスキージ | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| KR960000219B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP4520689B2 (ja) | コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法 | |
| JPS63290795A (ja) | Ｉｃカ−ド用リ−ドフレ−ム | |
| JPH0687486B2 (ja) | Ｉｃカード用モジュール | |
| JPH02265797A (ja) | Ｉｃカードモジュール | |
| JPS6388775A (ja) | 弾性接続部材の製造方法 | |
| TW402768B (en) | Ball grid array package with printed conductive wires and metal pins | |
| JPH0194643A (ja) | 薄型構造の半導体装置の製造方法 | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH01119045A (ja) | リードフレーム | |
| KR19980020724A (ko) | 반도체 칩 어셈블리 및 그를 이용한 칩 스케일 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |