JPH03158020A - 積分形ａ／ｄ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＡ／Ｄ変換回路に関し、特に内部にクロック信
号源を有する積分形Ａ／Ｄ変換回路に関する。

〔従来の技術〕

従来、積分形Ａ／Ｄ変換回路においては、第２図に示す
ように入力アナログ信号のサンプルホールド２１と、そ
の出力に接続されたコンパレータ２２と、コンパレータ
出力によりカウントアツプとカウントアツプの停止を行
い、そのカウント値を出力するカウンタ２３と、外部か
らの高周波クロックを入力とするチャージポンプ部２４
と、チャージポンプ部出力を前記コンパレータ２２の他
端に戻す出力を持つバッファアンプ２５とからなり、前
記チャージポンプ部２４は基準電圧源に一端を接続した
電流源２６と、ＧＮＤに一端を接続したコンデンサ２７
と、電流源２６とコンデンサ２７との接続の切り替えを
行うアナログスイッチ２８とからなっていた。

この回路においては、チャージポンプ部２４とバッファ
アンプ２５とからなる積分器は、外部からの高周波クロ
ックによってランプ電圧を発生する。

その電圧と入力電圧が等しくなるまでチャージボン１部
２４に入力している高周波クロックをカウントし、その
カウント値をＡ／Ｄ変換値としていた。

〔発明が解決しようとする課題〕

上述した従来の積分形Ａ／Ｄ変換回路では、チャージを
庁めたり、カウンタをカウントアツプさせる外部からの
高周波クロックが必要であり、外付けに高価な発振器を
必要とするという欠点があった。

本発明の目的は前記課題を解決した積分形Ａ／Ｄ変換回
路を提供することにある。

〔課題を解決するための手段〕 前記目的を達成するため１、本発明における積分形Ａ／
Ｄ変換回路においては、入力アナログ信号と正の校正用
電圧とを入力とし、パワーオン時のリセット信号により
これらを切り替える第１のセレクタと、第１のセレクタ
からの出力を保持するサンプルホールドと、該サンプル
ホールドに接続されたコンパレータと、コンパレータの
出力によりカウントアツプとカウントアツプの停止を行
い、その値を出力信号とするカウンタと、タイミング信
号を発生するリングオシレータと、該リングオシレータ
の各ビット出力に接続され、そのタイミング信号をセレ
クトし出力する第２のセレクタと、正の電源と負の校正
用電圧源に接続された電流源列とスイッチ列からなり前
記第２のセレクタからのタイミング信号によりスイッチ
ングを行うチャージポンプ部と、該チャージポンプ部か
らの出力を前記コンパレータの曲端に接続するバッファ
アンプとを有し、前記カウンタからの出力信号により制
御コードを出力し、前記第２のセレクタでの信号のセレ
クトと、前記チャージポンプ部での電流源のセレクトを
行うものである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す構成図である。

図において、本発明は入力アナログ信号と正の校正用電
圧とを入力とし、パワーオン時のリセット信号によりこ
れらを切り替える第１のセレクタと、第１のセレクタ１
からの出力を保持するサンプルホールド２と、電流源に
接続されスイッチングによりチャージを出力するチャー
ジポンプ部３と、チャージポンプ部３に接続されたバッ
ファアンプ４と、サンプルホールド出力とバッファアン
プ出力とを比較するコンパレータ５と、コンパレータ出
力によりカウントアツプとカウントアツプの停止を行い
、カウント値をＡ／Ｄ変換値として出力するカウンタ６
と、カウンタとチャージボングのスイッチングを行うタ
イミング信号を発生するタイミング信号発生回路７と、
タイミング信号発生回路７のタイミング信号幅とチャー
ジポンプ部３のチャージ量とを制御する制御信号を発生
する制御回路８とからなる。チャージポンプ部３は正の
電源ＶＤＤに一端を接続したｎ個の興なる電流源からな
る電流源列９と、電流源列９に接続し、前記制御回路８
からの制御信号によってスイッチングを制御されたｎ個
のアナログスイッチをもつアナログスイッチ列１０と、
前記タイミング信号発生回路７からのタイミング信号に
よって制御されたアナログスイッチ１１と、一端を負の
校正用電圧源に接続され、もう一端をアナログスイッチ
１１に接続し、チャージポンプ部３の出力を貯めるコン
デンサ１２とからなる。

タイミング信号発生口＃１７は、ｎ個の異なるタイミン
グ信号を出力するリングオシレータ１３と、リングオシ
レータ１３の各出力に接続され、その出力をセレクトし
、タイミング信号として出力する第２のセレクタ１４と
からなる。この回路の動作は、外部からの高周波クロッ
クのかわりにタイミング信号発生回路７を用い、タイミ
ングパルスのパルス幅が確定していないためにその校正
用としてパワーオン時に入力信号を正の校正用電圧に切
り替える第１のセレクタ１と、タイミング信号発生回路
７のタイミングのパルス幅とチャージポンプ部３の一回
のチャージ量を決定する制御回路８とで、Ａ／Ｄ変換の
電圧レンジがＡ／Ｄ変換のＭＡＸ値となるような手段を
持つ以外は従来技術と同じである。

Ａ／Ｄ変換の電圧レンジがＡ／Ｄ変換のＭＡＸ値となる
ような校正手段を第３図、第４図を用いて説明する。パ
ワーオン時において、リセット信号により、入力信号の
かわりに正の校正用電圧源が第１のセレクタ１によって
選ばれると、チャージポンプ部３とバッファアンプ４か
らなる積分器の出力３１は、正の校正用電圧と等しくな
るまで上昇する。ここで、チャージポンプ部３を駆動さ
せたタイミングパルス３２をカウントした値４１は正の
校正用電圧と負の校正用電圧の差からなる電圧レンジに
対してＡ／Ｄ変換のＭＡＸ値となる筈であるが、タイミ
ングパルス幅によっては正しい値とならないことがある
。そこで、制御回路８はタイミング信号発生口１Ｒ１７
中の第２のセレクタ１４に、別のタイミングパルス幅３
３を選択させる。すると、積分器の出力３４は、同じ時
間で正の校正用電圧に達するがタイミングパルス幅が異
なるなめ、カウンタのＷｉ４２は興った傾きとなる。こ
こで、制御回路８は正しい傾きに最も近いタイミングパ
ルス幅を選ぶなめ、制御コードを変化させてい＜、ｉｎ
整の次に、制御回路８はチャージポンプ部３の電流源の
接続をコントロールする制御コードを変化させ、−回の
チャージ量の黴ｎ隻を行い、積分器の出力３５が興なる
時刻で正の校正用電圧に達するようにする。すると、タ
イミングパルスのカウント４３も微変化するので、これ
がＡ／Ｄ変換のＭＡＸＩになるよう近づけていき、最終
的にほぼ理想に近いタイミングパルス幅とチャージ量の
組み合わせで固定させ、Ａ／Ｄ変換の電圧レンジをＡ／
Ｄ変換のＭＡＸ値に対応するよう校正する。

〔発明の効果〕

以上説明したように本発明は積分形Ａ／Ｄ変換回路にお
いて、積分パルスのカウントを外部からの高周波クロッ
クによらず、内部のリングオシレータによる発振源から
行うため、外付けに高価な発振器を必要としない効果が
あり、また、リングオシレータのパルス幅と、Ａ／Ｄ変
換の量子化幅をパワーオンリセット時に決定することに
より、リングオシレータのパルス幅が完全には任意でな
い点を補正する効果がある。

【図面の簡単な説明】

第１図は本発明の積分形Ａ／Ｄ変換回路を示す構成図、
第２図は従来の積分形Ａ／Ｄ変換回路を示す構成図、第
３図は校正時のＡ／Ｄ変換の電圧値と時刻の関係を示す
図、第４図は校正時のＡ／Ｄ変換の電圧値とカウント値
の関係を示す図である。 １・・−第１のセレクタ　　２・・・サンプルホールド
３・・・チャージポンプ部　４・・・バッファアンプ５
・・・コンパレータ　　　６・・・カウンタ７・・・タ
イミング信号発生回路 ８・・・制御回路　　　　　９・・・電流源列１０・・
・アナログスイッチ列 １１・・・アナログスイッチ　１２・・・コンデンサ１
３・・・リングオシレータ　１４・・・第２のセレクタ
第１図 第３図

Claims (1)

【特許請求の範囲】
1. （１）入力アナログ信号と正の校正用電圧とを入力とし
   、パワーオン時のリセット信号によりこれらを切り替え
   る第１のセレクタと、第１のセレクタからの出力を保持
   するサンプルホールドと、該サンプルホールドに接続さ
   れたコンパレータと、コンパレータの出力によりカウン
   トアップとカウントアップの停止を行い、その値を出力
   信号とするカウンタと、タイミング信号を発生するリン
   グオシレータと、該リングオシレータの各ビット出力に
   接続され、そのタイミング信号をセレクトし出力する第
   ２のセレクタと、正の電源と負の校正用電圧源に接続さ
   れた電流源列とスイッチ列からなり前記第２のセレクタ
   からのタイミング信号によりスイッチングを行うチャー
   ジポンプ部と、該チャージポンプ部からの出力を前記コ
   ンパレータの他端に接続するバッファアンプとを有し、
   前記カウンタからの出力信号により制御コードを出力し
   、前記第２のセレクタでの信号のセレクトと、前記チャ
   ージポンプ部での電流源のセレクトを行うことを特徴と
   する積分形Ａ／Ｄ変換回路。