JPH0315845B2 - - Google Patents
Info
- Publication number
- JPH0315845B2 JPH0315845B2 JP57217435A JP21743582A JPH0315845B2 JP H0315845 B2 JPH0315845 B2 JP H0315845B2 JP 57217435 A JP57217435 A JP 57217435A JP 21743582 A JP21743582 A JP 21743582A JP H0315845 B2 JPH0315845 B2 JP H0315845B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- winding
- base
- transformer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はスイツチングトランジスタの駆動回路
に関する。
に関する。
従来例の構成とその問題点
従来では、電力用トランジスタをスイツチング
する場合には蓄積時間および立下り時間を低減す
るために、強制的に蓄積電荷を放散するための逆
バイアス回路が一般に用いられている。第１図は
その具体例を示す。第１図において、１，５はト
ランジスタ、２，６は駆動信号が入力される端
子、３は負極性電源端子、４は抵抗、２０は負荷
である。今、端子２にトランジスタ１の順バイア
ス信号が印加されてトランジスタ１は導通状態に
あり、かつ端子６にはトランジスタ５の零バイア
ス信号が印加されてトランジスタ５がしや断状態
にあるとする。そして端子２にトランジスタ１の
零バイアス信号が印加されると同時に端子６にト
ランジスタ５の順バイアス信号が印加されると、
トランジスタ５は導通し、トランジスタ１のベー
スから逆バイアスベース電流がトランジスタ５を
通じて負極性電源端子３に流れ、トランジスタ１
は蓄積時間及び立下り時間を経てしや断状態とな
る。次に端子２にトランジスタ１の順バイアス信
号が、また端子６にトランジスタ５の零バイアス
信号が同時に印加されると、トランジスタ５はし
や断され、トランジスタ１は導通状態へ移行す
る。以上のような動作によつて、トランジスタ１
の蓄積時間および立下り時間を低減化している。
蓄積時間および立下り時間を大きく低減するため
には、トランジスタ５のコレクタ電流を大きくす
る必要があるが、そのためには、第１図の回路
で、トランジスタ５の駆動電流の大容量化が必要
となつてくる。また、トランジスタ１の立上り時
にトランジスタ１のベース電位は、負極性電源端
子３の負電圧レベルから立上るために、トランジ
スタ１の導通遅れが大きくなる欠点がある。
する場合には蓄積時間および立下り時間を低減す
るために、強制的に蓄積電荷を放散するための逆
バイアス回路が一般に用いられている。第１図は
その具体例を示す。第１図において、１，５はト
ランジスタ、２，６は駆動信号が入力される端
子、３は負極性電源端子、４は抵抗、２０は負荷
である。今、端子２にトランジスタ１の順バイア
ス信号が印加されてトランジスタ１は導通状態に
あり、かつ端子６にはトランジスタ５の零バイア
ス信号が印加されてトランジスタ５がしや断状態
にあるとする。そして端子２にトランジスタ１の
零バイアス信号が印加されると同時に端子６にト
ランジスタ５の順バイアス信号が印加されると、
トランジスタ５は導通し、トランジスタ１のベー
スから逆バイアスベース電流がトランジスタ５を
通じて負極性電源端子３に流れ、トランジスタ１
は蓄積時間及び立下り時間を経てしや断状態とな
る。次に端子２にトランジスタ１の順バイアス信
号が、また端子６にトランジスタ５の零バイアス
信号が同時に印加されると、トランジスタ５はし
や断され、トランジスタ１は導通状態へ移行す
る。以上のような動作によつて、トランジスタ１
の蓄積時間および立下り時間を低減化している。
蓄積時間および立下り時間を大きく低減するため
には、トランジスタ５のコレクタ電流を大きくす
る必要があるが、そのためには、第１図の回路
で、トランジスタ５の駆動電流の大容量化が必要
となつてくる。また、トランジスタ１の立上り時
にトランジスタ１のベース電位は、負極性電源端
子３の負電圧レベルから立上るために、トランジ
スタ１の導通遅れが大きくなる欠点がある。
発明の目的
本発明は少ない駆動電力で蓄積時間、立下り時
間および立上り時間の低減化できるスイツチング
トランジスタ駆動回路を提供することを目的とす
る。
間および立上り時間の低減化できるスイツチング
トランジスタ駆動回路を提供することを目的とす
る。
発明の構成
本発明のスイツチングトランジスタ駆動回路
は、第１、第２の巻線を有する変成器の第１の巻
線の一端を負荷電流をスイツチングする第１のト
ランジスタのベースに接続し、上記第１の巻線の
他端を第２のトランジスタのコレクタに接続し、
上記第２の巻線の一端を第２のトランジスタのベ
ースに接続し、上記第２の巻線の他端および上記
第２のトランジスタのエミッタを負電圧電源に接
続すると共に、第１のトランジスタのベース−エ
ミッタ間に駆動信号を印加し、第２のトランジス
タのベースに印加されたパルス電圧により上記第
２のトランジスタを導通させ、上記第１の巻線を
介して上記第２のトランジスタのコレクタ電流を
流して、上記第２の巻線に誘起された電圧を上記
第２のトランジスタのベースに印加して上記第２
のトランジスタを導通状態に保ち、上記第１のト
ランジスタのしや断と同時に上記第２のトランジ
スタがしや断するように構成したことを特徴とす
る。
は、第１、第２の巻線を有する変成器の第１の巻
線の一端を負荷電流をスイツチングする第１のト
ランジスタのベースに接続し、上記第１の巻線の
他端を第２のトランジスタのコレクタに接続し、
上記第２の巻線の一端を第２のトランジスタのベ
ースに接続し、上記第２の巻線の他端および上記
第２のトランジスタのエミッタを負電圧電源に接
続すると共に、第１のトランジスタのベース−エ
ミッタ間に駆動信号を印加し、第２のトランジス
タのベースに印加されたパルス電圧により上記第
２のトランジスタを導通させ、上記第１の巻線を
介して上記第２のトランジスタのコレクタ電流を
流して、上記第２の巻線に誘起された電圧を上記
第２のトランジスタのベースに印加して上記第２
のトランジスタを導通状態に保ち、上記第１のト
ランジスタのしや断と同時に上記第２のトランジ
スタがしや断するように構成したことを特徴とす
る。
実施例の説明
以下、本発明の実施例を第２図〜第４図に基づ
いて説明する。
いて説明する。
第２図は本発明の第１の実施例を示す。第２図
において、１，５はトランジスタ、２は駆動入力
端子、３は負極性電源端子、４は抵抗、７はトラ
ンジスタ５のトリガー信号入力端子、８は変成
器、９，１０はそれぞれ変成器８の巻線、２０は
負荷である。
において、１，５はトランジスタ、２は駆動入力
端子、３は負極性電源端子、４は抵抗、７はトラ
ンジスタ５のトリガー信号入力端子、８は変成
器、９，１０はそれぞれ変成器８の巻線、２０は
負荷である。
この第２図において、先ず、駆動入力端子２か
らの入力信号によりトランジスタ１が導通状態に
あり、トランジスタ５がしや断状態にあるとす
る。そして端子２の信号が除去されると同時にト
リガー信号入力端子７にトランジスタ５を順バイ
アスするトリガーパルスが印加されると、トラン
ジスタ５は導通状態になり、トランジスタ１の蓄
積電荷が巻線９およびトランジスタ５のコレクタ
−エミッタ間を通じて負極性電源端子３に放散さ
れ始める。トリガー信号入力端子７からのトリガ
ーパルスが無くなつたのちも、巻線９を流れるト
ランジスタ５のコレクタ電流が巻線１０を通じて
トランジスタ５のベースに正帰還され、トランジ
スタ５は導通状態を保つ。その後、トランジスタ
１の蓄積電荷が消滅すると、トランジスタ５のベ
ースへの正帰還電流も無くなり、トランジスタ５
はしや断される。従つて、トランジスタ１のしや
断後、トランジスタ１のベース電位は抵抗４を通
じてトランジスタ１のエミッタ電位に保たれる。
以上の動作原理から、トランジスタ５の駆動信号
はトリガーパルスのみで、一旦トランジスタ５が
導通状態になると帰還電流によつて導通状態が保
持されるため、トランジスタ５の駆動電力は従来
に比べて少なくて済む。また、トランジスタ５の
導通期間はトランジスタ１のしや断と共に終了す
るため、トランジスタの導通立上り時間の遅れも
低減される。なお、この第１の実施例において
は、駆動入力端子２への信号入力は、トランスを
介しても介さなくても上記動作に変化はない。
らの入力信号によりトランジスタ１が導通状態に
あり、トランジスタ５がしや断状態にあるとす
る。そして端子２の信号が除去されると同時にト
リガー信号入力端子７にトランジスタ５を順バイ
アスするトリガーパルスが印加されると、トラン
ジスタ５は導通状態になり、トランジスタ１の蓄
積電荷が巻線９およびトランジスタ５のコレクタ
−エミッタ間を通じて負極性電源端子３に放散さ
れ始める。トリガー信号入力端子７からのトリガ
ーパルスが無くなつたのちも、巻線９を流れるト
ランジスタ５のコレクタ電流が巻線１０を通じて
トランジスタ５のベースに正帰還され、トランジ
スタ５は導通状態を保つ。その後、トランジスタ
１の蓄積電荷が消滅すると、トランジスタ５のベ
ースへの正帰還電流も無くなり、トランジスタ５
はしや断される。従つて、トランジスタ１のしや
断後、トランジスタ１のベース電位は抵抗４を通
じてトランジスタ１のエミッタ電位に保たれる。
以上の動作原理から、トランジスタ５の駆動信号
はトリガーパルスのみで、一旦トランジスタ５が
導通状態になると帰還電流によつて導通状態が保
持されるため、トランジスタ５の駆動電力は従来
に比べて少なくて済む。また、トランジスタ５の
導通期間はトランジスタ１のしや断と共に終了す
るため、トランジスタの導通立上り時間の遅れも
低減される。なお、この第１の実施例において
は、駆動入力端子２への信号入力は、トランスを
介しても介さなくても上記動作に変化はない。
第３図は本発明の第２の実施例を示す。なお、
第３図において第２図と同一の作用を成すものに
は同一符号を付けてその説明を省く。１１は変成
器、１２，１３はそれぞれ変成器１１の巻線であ
る。
第３図において第２図と同一の作用を成すものに
は同一符号を付けてその説明を省く。１１は変成
器、１２，１３はそれぞれ変成器１１の巻線であ
る。
この第３図において、駆動入力端子２に印加さ
れたトリガー信号により一旦導通状態となつたト
ランジスタ１は、そのコレクタ電流を変成器１１
の巻線１２および１３を介してトランジスタ１の
ベースに帰還することにより導通状態を保持す
る。次にトリガー信号入力端子７に印加されたト
リガー信号により一旦導通状態となつたトランジ
スタ５は、そのコレクタ電流を変成器８の巻線９
および１０を介してトランジスタ５のベースに帰
還することにより導通状態を保持する。このよう
にして巻線１３に誘起されたトランジスタ１のコ
レクタ電流の帰還分およびトランジスタ１のベー
ス蓄積電荷の放散電流をトランジスタ５のコレク
タ電流として流すことにより、トランジスタ１は
しや断状態へ移行する。トランジスタ１がしや断
状態となると、巻線１３へのトランジスタ１のコ
レクタ電流帰還分は無くなり、また、トランジス
タ１のベース蓄積電荷もなくなると、トランジス
タ５のコレクタ電流が無くなるため、巻線１０へ
の誘起電圧も無くなり、トランジスタ５はしや断
状態となる。従つて、次に駆動入力端子２にトラ
ンジスタ１の順バイアス電圧が印加されるまでト
ランジスタ１は零バイアス状態となる。このよう
に、電流帰還動作するスイツチングトランジスタ
の逆バイアス動作においても本発明の回路が適用
でき、蓄積時間、立下り時間及び立上り時間の改
善が可能である。
れたトリガー信号により一旦導通状態となつたト
ランジスタ１は、そのコレクタ電流を変成器１１
の巻線１２および１３を介してトランジスタ１の
ベースに帰還することにより導通状態を保持す
る。次にトリガー信号入力端子７に印加されたト
リガー信号により一旦導通状態となつたトランジ
スタ５は、そのコレクタ電流を変成器８の巻線９
および１０を介してトランジスタ５のベースに帰
還することにより導通状態を保持する。このよう
にして巻線１３に誘起されたトランジスタ１のコ
レクタ電流の帰還分およびトランジスタ１のベー
ス蓄積電荷の放散電流をトランジスタ５のコレク
タ電流として流すことにより、トランジスタ１は
しや断状態へ移行する。トランジスタ１がしや断
状態となると、巻線１３へのトランジスタ１のコ
レクタ電流帰還分は無くなり、また、トランジス
タ１のベース蓄積電荷もなくなると、トランジス
タ５のコレクタ電流が無くなるため、巻線１０へ
の誘起電圧も無くなり、トランジスタ５はしや断
状態となる。従つて、次に駆動入力端子２にトラ
ンジスタ１の順バイアス電圧が印加されるまでト
ランジスタ１は零バイアス状態となる。このよう
に、電流帰還動作するスイツチングトランジスタ
の逆バイアス動作においても本発明の回路が適用
でき、蓄積時間、立下り時間及び立上り時間の改
善が可能である。
なお、この第２の実施例ではトランジスタ１の
コレクタ電流を検出して帰還動作させているが、
エミッタ電流を検出する帰還法についても同様の
効果が得られる。
コレクタ電流を検出して帰還動作させているが、
エミッタ電流を検出する帰還法についても同様の
効果が得られる。
第４図は本発明の第３の実施例を示す。第４図
において、１４は制御回路、１５は３つの巻線１
６，１７，１８を有する変成器である。なお、そ
の他の構成要素は第２図、第３図と同様であり、
同一符号が付されている。
において、１４は制御回路、１５は３つの巻線１
６，１７，１８を有する変成器である。なお、そ
の他の構成要素は第２図、第３図と同様であり、
同一符号が付されている。
この第４図において、制御回路１４からトリガ
ー信号が巻線１８に印加されてトランジスタ１が
導通すると、巻線１６を介してトランジスタ１の
コレクタ電流が巻線１７に帰還され、トランジス
タ１は導通状態を保持する。次に、トリガー信号
入力端子７にトリガーパルスが印加されてトラン
ジスタ５が導通すると、トランジスタ１の変成器
１５による帰還電流およびトランジスタ１のベー
ス蓄積電荷の放散電流が、巻線９を流れ、この電
流が変成器８を介してトランジスタ５のベースに
帰還されるため、トランジスタ５は導通状態を保
持する。次に、トランジスタ５のベース蓄積電荷
が無くなつてトランジスタ５がしや断状態となる
と、トランジスタ５のコレクタ電流が無くなり、
変成器８を介しての帰還電流も無くなるため、ト
ランジスタ５はしや断状態となる。このように本
実施例においても、逆バイアス用トランジスタ５
はトランジスタ１の蓄積時間および立下り時間の
み動作する。
ー信号が巻線１８に印加されてトランジスタ１が
導通すると、巻線１６を介してトランジスタ１の
コレクタ電流が巻線１７に帰還され、トランジス
タ１は導通状態を保持する。次に、トリガー信号
入力端子７にトリガーパルスが印加されてトラン
ジスタ５が導通すると、トランジスタ１の変成器
１５による帰還電流およびトランジスタ１のベー
ス蓄積電荷の放散電流が、巻線９を流れ、この電
流が変成器８を介してトランジスタ５のベースに
帰還されるため、トランジスタ５は導通状態を保
持する。次に、トランジスタ５のベース蓄積電荷
が無くなつてトランジスタ５がしや断状態となる
と、トランジスタ５のコレクタ電流が無くなり、
変成器８を介しての帰還電流も無くなるため、ト
ランジスタ５はしや断状態となる。このように本
実施例においても、逆バイアス用トランジスタ５
はトランジスタ１の蓄積時間および立下り時間の
み動作する。
発明の効果
以上説明のように本発明のスイツチングトラン
ジスタ駆動回路によると、逆バイアス用の第２の
トランジスタは一旦導通すると帰還電流で導通状
態に保持されるため、少ない駆動電力で充分な逆
バイアスを第１のトランジスタに加えることがで
き、また、第２のトランジスタの導通期間は第１
のトランジスタのしや断と共に終了するため、ト
ランジスタの蓄積時間、立上り時間および立下り
時間の低減を達成できるものである。
ジスタ駆動回路によると、逆バイアス用の第２の
トランジスタは一旦導通すると帰還電流で導通状
態に保持されるため、少ない駆動電力で充分な逆
バイアスを第１のトランジスタに加えることがで
き、また、第２のトランジスタの導通期間は第１
のトランジスタのしや断と共に終了するため、ト
ランジスタの蓄積時間、立上り時間および立下り
時間の低減を達成できるものである。
第１図は従来のスイツチングトランジスタ駆動
回路図、第２図〜第４図はそれぞれ本発明のスイ
ツチングトランジスタ駆動回路の第１、第２、第
３の実施例の構成図である。 １……トランジスタ〔第１のトランジスタ〕、
３……負極性電源端子、５……トランジスタ〔第
２のトランジスタ〕、７……トリガー信号入力端
子、８，１１，１５……変成器、９，１０……変
成器８の巻線、１２，１３……変成器１１の巻
線、１４……制御回路、１６，１７，１８……変
成器１５の巻線、２０……負荷。
回路図、第２図〜第４図はそれぞれ本発明のスイ
ツチングトランジスタ駆動回路の第１、第２、第
３の実施例の構成図である。 １……トランジスタ〔第１のトランジスタ〕、
３……負極性電源端子、５……トランジスタ〔第
２のトランジスタ〕、７……トリガー信号入力端
子、８，１１，１５……変成器、９，１０……変
成器８の巻線、１２，１３……変成器１１の巻
線、１４……制御回路、１６，１７，１８……変
成器１５の巻線、２０……負荷。
Claims (1)
- 【特許請求の範囲】 １ 第１、第２の巻線を有する変成器の第１の巻
線の一端を負荷電流をスイツチングする第１のト
ランジスタのベースに接続し、上記第１の巻線の
他端を第２のトランジスタのコレクタに接続し、
上記第２の巻線の一端を第２のトランジスタのベ
ースに接続し、上記第２の巻線の他端および上記
第２のトランジスタのエミッタを負電圧電源に接
続すると共に、第１のトランジスタのベース−エ
ミッタ間に駆動信号を印加し、第２のトランジス
タのベースに印加されたパルス電圧により上記第
２のトランジスタを導通させ、上記第１の巻線を
介して上記第２のトランジスタのコレクタ電流を
流して、上記第２の巻線に誘起された電圧を上記
第２のトランジスタのベースに印加して上記第２
のトランジスタを導通状態に保ち、上記第１のト
ランジスタのしや断と同時に上記第２のトランジ
スタがしや断するようにしたスイツチングトラン
ジスタ駆動回路。 ２ 第１のトランジスタのコレクタに、巻線が負
電圧電源に接続された第１の変成器とは別の第２
の変成器の第１の巻線を直列に介装し、前記第２
の変成器の第２の巻線を第１のトランジスタのベ
ース−エミッタ間に介装して、第１のトランジス
タのベースに電流を帰還するように構成したこと
を特徴とする特許請求の範囲第１項記載のスイツ
チングトランジスタ駆動回路。 ３ 第１のトランジスタのベース−エミッタ間
に、第１、第２、第３の巻線を有する変成器を介
して駆動信号を印加すると共に、この変成器の１
つの巻線を第１のトランジスタのコレクタに直列
に介装して第１のトランジスタのベースに電流を
帰還するように構成したことを特徴とする特許請
求の範囲第１項記載のスイツチングトランジスタ
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217435A JPS59107631A (ja) | 1982-12-10 | 1982-12-10 | スイツチングトランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217435A JPS59107631A (ja) | 1982-12-10 | 1982-12-10 | スイツチングトランジスタ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59107631A JPS59107631A (ja) | 1984-06-21 |
| JPH0315845B2 true JPH0315845B2 (ja) | 1991-03-04 |
Family
ID=16704177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57217435A Granted JPS59107631A (ja) | 1982-12-10 | 1982-12-10 | スイツチングトランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107631A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005003206A (ja) * | 2004-08-30 | 2005-01-06 | Japan Aerospace Exploration Agency | 流体流れに置かれる鈍頭物体 |
-
1982
- 1982-12-10 JP JP57217435A patent/JPS59107631A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59107631A (ja) | 1984-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58501252A (ja) | 高速トランジスタ・スイツチング回路 | |
| US4016482A (en) | Pulse energy suppression network | |
| JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| US5706187A (en) | Switching power source circuitry having a current bypass circuit | |
| JPH0584150U (ja) | 無停電電圧切換装置 | |
| JPH0260093B2 (ja) | ||
| JP3066754B2 (ja) | ゲート駆動回路 | |
| US4588906A (en) | Regulator circuit | |
| JPS59107631A (ja) | スイツチングトランジスタ駆動回路 | |
| JPH0549247A (ja) | スイツチング電源装置 | |
| US4488059A (en) | Semiconductor switch device | |
| JPH0158757B2 (ja) | ||
| JPS60153315U (ja) | 過電流保護機能を有する定電圧電源回路 | |
| JPS602679Y2 (ja) | 電源スイッチング装置 | |
| JPS59175325A (ja) | 過電流遮断回路 | |
| JPS58119017A (ja) | スイツチング電圧調整器 | |
| JPH0257376B2 (ja) | ||
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPS6349099Y2 (ja) | ||
| JPH055699Y2 (ja) | ||
| JPS6057719A (ja) | スイッチングトランジスタ駆動回路 | |
| JP2704061B2 (ja) | 給電切り換え回路 | |
| JPS61296819A (ja) | 複合形スイツチ素子回路 | |
| JPS60114531U (ja) | 過小入力電圧を阻止する電源装置 | |
| JPH0336333B2 (ja) |