JPS59107631A - スイツチングトランジスタ駆動回路 - Google Patents
スイツチングトランジスタ駆動回路Info
- Publication number
- JPS59107631A JPS59107631A JP57217435A JP21743582A JPS59107631A JP S59107631 A JPS59107631 A JP S59107631A JP 57217435 A JP57217435 A JP 57217435A JP 21743582 A JP21743582 A JP 21743582A JP S59107631 A JPS59107631 A JP S59107631A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- winding
- base
- transformer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はスイッチングトランジスタの駆動回路に関する
。
。
従来例の構成とその問題点
従来では、電力用トランジスタをスイッチングする場合
に蓄積時間および立下り時間を低減するために、強制的
に蓄積ｔπ荷を放散するための逆バイアス回路が一般に
用いられている。第１図はその具体例を示す。第１図に
おいて、（１）（５）はトランジスタ、（２） （６）
は駆動信号が入力される端子、（３）は負極性電源端子
、（４）は抵抗、（イ）は負荷である。今、端子（２）
にトランジスタ（１）の順バイアス信号が印加されてト
ランジスタ（１）は導通状態にあり、かつ端子（６）に
はトランジスタ（５）の零バイアス信号が印加されてト
ランジスタ（５）がしゃ断状態にあるとする。
に蓄積時間および立下り時間を低減するために、強制的
に蓄積ｔπ荷を放散するための逆バイアス回路が一般に
用いられている。第１図はその具体例を示す。第１図に
おいて、（１）（５）はトランジスタ、（２） （６）
は駆動信号が入力される端子、（３）は負極性電源端子
、（４）は抵抗、（イ）は負荷である。今、端子（２）
にトランジスタ（１）の順バイアス信号が印加されてト
ランジスタ（１）は導通状態にあり、かつ端子（６）に
はトランジスタ（５）の零バイアス信号が印加されてト
ランジスタ（５）がしゃ断状態にあるとする。
そして端子（２）にトランジスタ（１）の零バイアス信
号が印加されると同時に端子（６）にトランジスタ（５
）の順バイアス信号が印加されると、トランジスタ〈５
）は導通し、トランジスタ（１）のベースから逆バイア
スベース、／ ＦＩＬ 流がトランジスタ（５）を１１
１ｉじて負極性電源端子（３）に流れ、トランジスタ（
１）は蓄積時間及び立下り時間を経てしゃ断状態となる
。次に端子（２）にトランジスタ（１）の順バイアス信
号が、また端子（６）にトランジスタ（５）の零バイア
ス信号が同時に印加されると、トランジスタ（５）はし
ゃ断され、トランジスタ（１）は導通状態へ移行する。
号が印加されると同時に端子（６）にトランジスタ（５
）の順バイアス信号が印加されると、トランジスタ〈５
）は導通し、トランジスタ（１）のベースから逆バイア
スベース、／ ＦＩＬ 流がトランジスタ（５）を１１
１ｉじて負極性電源端子（３）に流れ、トランジスタ（
１）は蓄積時間及び立下り時間を経てしゃ断状態となる
。次に端子（２）にトランジスタ（１）の順バイアス信
号が、また端子（６）にトランジスタ（５）の零バイア
ス信号が同時に印加されると、トランジスタ（５）はし
ゃ断され、トランジスタ（１）は導通状態へ移行する。
以上のような動作によって、トランジスタ（１）の蓄積
時間および立下り時間Ｂ・低減化している。蓄積時間お
よび立下り時間を大きく低減するためには、トランジス
タ（５）のコレクタ電流を大きくする必要があるが、そ
のためには、第１図の回路では、トランジスタ（５）の
駆動電流の大容量化が必要となってくる。また、トラン
ジスタ（１）の立上り時にトランジスタ（１）のベース
電位は、負極性電源端子（３）の負ｔＨ圧レベルから立
上るために、トランジスタ（１）の導通遅れが大きくな
る欠点がある。
時間および立下り時間Ｂ・低減化している。蓄積時間お
よび立下り時間を大きく低減するためには、トランジス
タ（５）のコレクタ電流を大きくする必要があるが、そ
のためには、第１図の回路では、トランジスタ（５）の
駆動電流の大容量化が必要となってくる。また、トラン
ジスタ（１）の立上り時にトランジスタ（１）のベース
電位は、負極性電源端子（３）の負ｔＨ圧レベルから立
上るために、トランジスタ（１）の導通遅れが大きくな
る欠点がある。
発明の目的
本発明は少ない駆動電力で蓄積時間、立下り時間および
立上り時間の低減化できるスイッチングトランジスタ駆
動回路を提供することを目的とする。
立上り時間の低減化できるスイッチングトランジスタ駆
動回路を提供することを目的とする。
発明の構成
本発明のスイッチングトランジスタ駆動回路は、第１．
第２の巻線を有する変成器の第１の巻線の一端を負荷電
流をスイッチングする第１のトランジスタのベースに接
続し、上記第１の巻線の他端を第２のトランジスタのコ
レクタに接続し、上記第２の巻線の一端を第２のトラン
ジスタのベースに接続し、上記第２の３線の他端および
上記第２のトランジスタのエミッタを負電圧電源に接続
すると共に、第１のトランジスタのベース−エミッタ間
に駆動信号を印加し、第２のトランジスタのベースに印
加されたパルス電圧により上記第２のトランジスタを導
通させ、上記第１の巻線を介して上記第２のトランジス
タのコレクタ電流を流して、上記第２の巻線に誘起され
た電圧を上記第２のトランジスタのベースに印加して上
記第２のトランジスタを導通状態に保ち、上記第１のト
ランジスタのしゃ断と同時に上記第２のトランジスタが
しゃ断するように構成したことを特徴とする。
第２の巻線を有する変成器の第１の巻線の一端を負荷電
流をスイッチングする第１のトランジスタのベースに接
続し、上記第１の巻線の他端を第２のトランジスタのコ
レクタに接続し、上記第２の巻線の一端を第２のトラン
ジスタのベースに接続し、上記第２の３線の他端および
上記第２のトランジスタのエミッタを負電圧電源に接続
すると共に、第１のトランジスタのベース−エミッタ間
に駆動信号を印加し、第２のトランジスタのベースに印
加されたパルス電圧により上記第２のトランジスタを導
通させ、上記第１の巻線を介して上記第２のトランジス
タのコレクタ電流を流して、上記第２の巻線に誘起され
た電圧を上記第２のトランジスタのベースに印加して上
記第２のトランジスタを導通状態に保ち、上記第１のト
ランジスタのしゃ断と同時に上記第２のトランジスタが
しゃ断するように構成したことを特徴とする。
実施例の説明
以下、本発明の実施例を第２図〜第４図に基づいて説明
する。
する。
第２図は本発明の第１の実施例を示す。第２図において
、 （１） （５）はトランジスタ、（２）は駆動入力
端子、（３）は負極性電源端子、（４）は抵抗、（７）
はトランジスタ（５）のトリガー信号入力端子、（８）
は変成器、（９） ＯＯはそれぞれ変成器（８）の巻線
、（１）は負荷である。
、 （１） （５）はトランジスタ、（２）は駆動入力
端子、（３）は負極性電源端子、（４）は抵抗、（７）
はトランジスタ（５）のトリガー信号入力端子、（８）
は変成器、（９） ＯＯはそれぞれ変成器（８）の巻線
、（１）は負荷である。
この第２図において、先ず、駆動入力端子（２）からの
入力信号によりトランジスタ（１）が導通状態にあり、
トランジスタ（５）がしゃ断状態にあるとする。
入力信号によりトランジスタ（１）が導通状態にあり、
トランジスタ（５）がしゃ断状態にあるとする。
そして端子（２）の信号が除去されると同時にトリガー
信号入力端子（７）にトランジスタ（５）を順バイアス
するトリガーパルスが印加されると、トランジスタ（５
）は導通状態になり、トランジスタ（１）の蓄積電荷が
巻線（９）およびトランジスタ（５）のコレクターエミ
ッタ間を通じて負極性電源端子（３）に放散され始める
。トリガー信号入力端子（７）からのトリガーパルスが
無くなったのちも、巻線（９）を流れるトランジスタ（
５）のコレクタ電流が巻線ＯＩを通じてトランジスタ（
５）のベースに正帰還され、トランジスタ（５）は導通
状態を保つ。その後、トランジスタ（１）の蓄積電荷が
消滅すると、トランジスタ（５）のベースへの正帰還電
流も無くなり、トランジスタ（５）はしゃ断される。従
って、トランジスタ（１）のしゃ断機、トランジスタ（
１）のベース電位は抵抗（４）を通じてトランジスタ（
りのエミッタ電位に保たれる。以上の動作原理から、ト
ランジスタ（５）の駆動信号はトリガーパルスのみで、
−巨トランジスタ（５）が導通状態になると帰還電流に
よって導通状態が保持されるため、トランジスタ（５）
の駆動電力は従来に比べて少なくて済む。また、トラン
ジスタ（５）の導通期間はトランジスタ（１）のしゃ断
と共に終了するため、トランジスタの導通立上り時間の
遅れも低減される。なお、この第１の実施例においては
、駆動入力端子（２）への信号入力は、トランスを介し
ても介さなくても上記動作に変化はない。
信号入力端子（７）にトランジスタ（５）を順バイアス
するトリガーパルスが印加されると、トランジスタ（５
）は導通状態になり、トランジスタ（１）の蓄積電荷が
巻線（９）およびトランジスタ（５）のコレクターエミ
ッタ間を通じて負極性電源端子（３）に放散され始める
。トリガー信号入力端子（７）からのトリガーパルスが
無くなったのちも、巻線（９）を流れるトランジスタ（
５）のコレクタ電流が巻線ＯＩを通じてトランジスタ（
５）のベースに正帰還され、トランジスタ（５）は導通
状態を保つ。その後、トランジスタ（１）の蓄積電荷が
消滅すると、トランジスタ（５）のベースへの正帰還電
流も無くなり、トランジスタ（５）はしゃ断される。従
って、トランジスタ（１）のしゃ断機、トランジスタ（
１）のベース電位は抵抗（４）を通じてトランジスタ（
りのエミッタ電位に保たれる。以上の動作原理から、ト
ランジスタ（５）の駆動信号はトリガーパルスのみで、
−巨トランジスタ（５）が導通状態になると帰還電流に
よって導通状態が保持されるため、トランジスタ（５）
の駆動電力は従来に比べて少なくて済む。また、トラン
ジスタ（５）の導通期間はトランジスタ（１）のしゃ断
と共に終了するため、トランジスタの導通立上り時間の
遅れも低減される。なお、この第１の実施例においては
、駆動入力端子（２）への信号入力は、トランスを介し
ても介さなくても上記動作に変化はない。
第８図は本発明の第２の実施例を示す。なお、第８図に
おいて第２図と同一の作用を成すものには同一符号を付
けてその説明を省く。０］）は変成器、０２０１はそれ
ぞれ変成器０ηの巻線である。
おいて第２図と同一の作用を成すものには同一符号を付
けてその説明を省く。０］）は変成器、０２０１はそれ
ぞれ変成器０ηの巻線である。
この第８図において、駆動入力端子（２）に印加された
トリガー信号により一旦導通状態となったトランジスタ
（１）は、そのコレクタ電流を変成器０１）の巻線０′
；４およびｎ３を介してトランジスタ（１）のベースに
帰還することにより導通状態を保持する。次にトリガー
信号入力端子（７）に印加されたトリガー信号により一
旦導通状態となったトランジスタ（５）は、そのコレク
タ電流を変成器（８）の巻線（９）および０１を介して
トランジスタ（５）のベースに帰還することにより導通
状態を保持する。このようにして巻線０３に誘起された
トランジスタ（１）のコレクタ電流の帰還分およびトラ
ンジスタ（１）のベース蓄積電荷の放散電流をトランジ
スタ（５）のコレクタ電流として流スコトニより、トラ
ンジスタ（１）はしゃ断状態へ移行する。トランジスタ
（１）がしゃ断状態となると、巻ａａ３へのトランジス
タ（１）のコレクタ電流帰還分は無くなり、また、トラ
ンジスタ（１）のベース蓄積電荷もな（なると、トラン
ジスタ（５）のコレクタ電流が無くなるため、巻線０１
への誘起電圧も無くなり、トランジスタ（５）はしゃ断
状態となる。従って、次に駆動入力端子（２）にトラン
ジスタ（１）の順バイアス電圧が印加されるまでトラン
ジスタ（１）は零バイアス状態となる。このように、電
流帰還動作するスイッチングトランジスタの逆バイアス
動作においても本発明の回路が適用でき、蓄積時間、立
下り時間及び立上り時間の改善が可能である。
トリガー信号により一旦導通状態となったトランジスタ
（１）は、そのコレクタ電流を変成器０１）の巻線０′
；４およびｎ３を介してトランジスタ（１）のベースに
帰還することにより導通状態を保持する。次にトリガー
信号入力端子（７）に印加されたトリガー信号により一
旦導通状態となったトランジスタ（５）は、そのコレク
タ電流を変成器（８）の巻線（９）および０１を介して
トランジスタ（５）のベースに帰還することにより導通
状態を保持する。このようにして巻線０３に誘起された
トランジスタ（１）のコレクタ電流の帰還分およびトラ
ンジスタ（１）のベース蓄積電荷の放散電流をトランジ
スタ（５）のコレクタ電流として流スコトニより、トラ
ンジスタ（１）はしゃ断状態へ移行する。トランジスタ
（１）がしゃ断状態となると、巻ａａ３へのトランジス
タ（１）のコレクタ電流帰還分は無くなり、また、トラ
ンジスタ（１）のベース蓄積電荷もな（なると、トラン
ジスタ（５）のコレクタ電流が無くなるため、巻線０１
への誘起電圧も無くなり、トランジスタ（５）はしゃ断
状態となる。従って、次に駆動入力端子（２）にトラン
ジスタ（１）の順バイアス電圧が印加されるまでトラン
ジスタ（１）は零バイアス状態となる。このように、電
流帰還動作するスイッチングトランジスタの逆バイアス
動作においても本発明の回路が適用でき、蓄積時間、立
下り時間及び立上り時間の改善が可能である。
なお、この第２の実施例ではトランジスタ（１）のコレ
クタ電流を検出して帰還動作させているが、エミッタ電
流を検出する帰還法についても同様の効果が得られる。
クタ電流を検出して帰還動作させているが、エミッタ電
流を検出する帰還法についても同様の効果が得られる。
第４図は本発明の第８の実施例を示す。第４図において
、ＯＩＯは制御回路、ＯＱは８つの巻線Ｏ→Ｏη（ト）
を有する変成器である。なお、その他の構成要素は第２
図、第８図と同様であり、同一符号が付されている。
、ＯＩＯは制御回路、ＯＱは８つの巻線Ｏ→Ｏη（ト）
を有する変成器である。なお、その他の構成要素は第２
図、第８図と同様であり、同一符号が付されている。
この第４図において、制御回路０４からトリガー信号が
巻線０椋に印加されてトランジスタ（１）が導通すると
、巻線ＯＯを介してトランジスタ（１）のコレクタ電流
が巻線０７）に帰還され、トランジスタ（１）は導通状
態を保持する。次に、トリガー信号入力端子（７）にト
リガーパルスが印加されてトランジスタ（５）が導通す
ると、トランジスタ（］）の変成器Ｏｖによる帰還電流
およびトランジスタ（１）のベース蓄積電荷の放散電流
が、巻線（９）を流れ、この電流が変成器（８）を介し
てトランジスタ（５）のベースに帰還されるため、トラ
ンジスタ（５）は導通状態を保持する。次に、トランジ
スタ（５）のベース蓄積電荷が無くなってトランジスタ
（５）がしゃ断状態となると、トランジスタ（５）のコ
レクタ電流が無くなり、変成器（８）を介しての帰還電
流も無くなるため、トランジスタ（５）はしゃ断状態と
なる。このように本実施例においても、逆バイアス用ト
ランジスタ（５）はトランジスタ（１）の蓄積時間およ
び立下り時間のみ動作する。
巻線０椋に印加されてトランジスタ（１）が導通すると
、巻線ＯＯを介してトランジスタ（１）のコレクタ電流
が巻線０７）に帰還され、トランジスタ（１）は導通状
態を保持する。次に、トリガー信号入力端子（７）にト
リガーパルスが印加されてトランジスタ（５）が導通す
ると、トランジスタ（］）の変成器Ｏｖによる帰還電流
およびトランジスタ（１）のベース蓄積電荷の放散電流
が、巻線（９）を流れ、この電流が変成器（８）を介し
てトランジスタ（５）のベースに帰還されるため、トラ
ンジスタ（５）は導通状態を保持する。次に、トランジ
スタ（５）のベース蓄積電荷が無くなってトランジスタ
（５）がしゃ断状態となると、トランジスタ（５）のコ
レクタ電流が無くなり、変成器（８）を介しての帰還電
流も無くなるため、トランジスタ（５）はしゃ断状態と
なる。このように本実施例においても、逆バイアス用ト
ランジスタ（５）はトランジスタ（１）の蓄積時間およ
び立下り時間のみ動作する。
発明の詳細
な説明のように本発明のスイッチングトランジスタ駆動
回路によると、逆バイアス用の第２のトランジスタは一
旦導通すると帰７ａＮ流で導通状態に保持されるため、
少ない駆動電力で充分な逆バイアスを第１のトランジス
タに加えることができ、また、第２のトランジスタの導
通期間は第１のトランジスタのしゃ断と共に終了するた
め、トランジスタの蓄積時間、立上り時間および立下り
時間の低減を達成できるものである。
回路によると、逆バイアス用の第２のトランジスタは一
旦導通すると帰７ａＮ流で導通状態に保持されるため、
少ない駆動電力で充分な逆バイアスを第１のトランジス
タに加えることができ、また、第２のトランジスタの導
通期間は第１のトランジスタのしゃ断と共に終了するた
め、トランジスタの蓄積時間、立上り時間および立下り
時間の低減を達成できるものである。
第１図は従来のスイッチングトランジスタ駆動回路図、
第２図〜第４図はそれぞれ本発明のスイッチングトラン
ジスタ駆動回路の第１．第２．第８の実施例の構成図で
ある。 （１）・・・トランジスタ〔第１のトランジスタ〕、（
３）・・・負極性電源端子、（５）・・・トランジスタ
〔第２のトランジスタ〕、（７）・・・トリガー信号入
力端子、（８） （１１）０ト・・変成器、（９） （
ＩＩ・・・変成器（８）の巻線、０乃０１・・・変成器
０ηの巻線、０◆・・・制御回路、Ｎｏη（至）・・・
変成器（至）の巻線、（１）・・・負荷 代理人 森本義弘
第２図〜第４図はそれぞれ本発明のスイッチングトラン
ジスタ駆動回路の第１．第２．第８の実施例の構成図で
ある。 （１）・・・トランジスタ〔第１のトランジスタ〕、（
３）・・・負極性電源端子、（５）・・・トランジスタ
〔第２のトランジスタ〕、（７）・・・トリガー信号入
力端子、（８） （１１）０ト・・変成器、（９） （
ＩＩ・・・変成器（８）の巻線、０乃０１・・・変成器
０ηの巻線、０◆・・・制御回路、Ｎｏη（至）・・・
変成器（至）の巻線、（１）・・・負荷 代理人 森本義弘
Claims (1)
- 【特許請求の範囲】 １、第１．第２の巻線を有する変成器の第１の巻線の一
端を負荷電流をスイッチングする第１のトランジスタの
ベースに接続し、上記第１の巻線の他端を第２のトラン
ジスタのコレクタに接続し、上記第２の巻線の一端を第
２のトランジスタのベースに接続し、上記第２の巻線の
他端および上記第２のトランジスタのエミッタを負電圧
電源に接続すると共に、第１のトランジスタのベース−
エミッタ間に駆動信号を印加し、第２のトランジスタの
ベースに印加されたパルス電圧により上記第２のトラン
ジスタを導通させ、上記第１の巻線を介して上記第２の
トランジスタのコレクタ電流を流して、上記第２の巻線
に誘起された電圧を上記第２のトランジスタのベースに
印加して上記第２のトランジスタを導通状態に保ち、上
記第１のトランジスタのしゃ断と同時に上記第２のトラ
ンジスタがしゃ断するようにしたスイッチングトランジ
スタ駆動回路。 ２、 第１のトランジスタのコレクタに、巻線が負電圧
電源に接続された第１の変成器とは別の第２の変成器の
第１の６１を直列に介装し、前記第２の変成器の第２の
巻線を第１のトランジスタのベース−エミッタ間に介装
シて、ｆ５ ｔのトランジスタのベースに電流を帰還す
るように構成したことを特徴とする特許請求の範囲第１
項記載のスイッチングトランジスタ駆動回路。 ３、 第１のトランジスタのベース−エミッタ間に、第
１．第２．第８の巻線を有する変成器を介して駆動信号
を印加すると共に、この変成器の１つの巻線を第１のト
ランジスタのコレクタに直列に介装して第１のトランジ
スタのベースに電流を帰還するように構成したことを特
徴とする特許請求の範囲第１項記載のスイッチングトラ
ンジスタ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217435A JPS59107631A (ja) | 1982-12-10 | 1982-12-10 | スイツチングトランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217435A JPS59107631A (ja) | 1982-12-10 | 1982-12-10 | スイツチングトランジスタ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59107631A true JPS59107631A (ja) | 1984-06-21 |
| JPH0315845B2 JPH0315845B2 (ja) | 1991-03-04 |
Family
ID=16704177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57217435A Granted JPS59107631A (ja) | 1982-12-10 | 1982-12-10 | スイツチングトランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005003206A (ja) * | 2004-08-30 | 2005-01-06 | Japan Aerospace Exploration Agency | 流体流れに置かれる鈍頭物体 |
-
1982
- 1982-12-10 JP JP57217435A patent/JPS59107631A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005003206A (ja) * | 2004-08-30 | 2005-01-06 | Japan Aerospace Exploration Agency | 流体流れに置かれる鈍頭物体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0315845B2 (ja) | 1991-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951176B2 (ja) | 切換え回路 | |
| US4342956A (en) | Proportional base drive circuit | |
| JPS59107631A (ja) | スイツチングトランジスタ駆動回路 | |
| JPH0260093B2 (ja) | ||
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JPS60199219A (ja) | 飽和したトランジスタの蓄積時間を減少させる方法及び装置 | |
| JPS6057719A (ja) | スイッチングトランジスタ駆動回路 | |
| JPS59175325A (ja) | 過電流遮断回路 | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPS63250213A (ja) | ドライブ回路 | |
| US4901191A (en) | Monolithically integratable, low power dissipation control circuit for switching inductive loads | |
| JPS61154479A (ja) | スイツチング駆動回路 | |
| JPH0158757B2 (ja) | ||
| JPS61100020A (ja) | Ｆｅｔの駆動回路 | |
| JPS60106225A (ja) | スイツチング回路 | |
| JPS63276323A (ja) | 電流流込形反転回路 | |
| JPS595747A (ja) | コイル駆動回路 | |
| JPH0323711A (ja) | トランジスタ高速ドライブ回路 | |
| JPS585895A (ja) | 発光ダイオ−ド駆動装置 | |
| JPH0447272B2 (ja) | ||
| JPS59101930A (ja) | 出力回路 | |
| JPS6031630A (ja) | 電源装置 | |
| JPH05268024A (ja) | スイッチング回路 | |
| JPS59123129A (ja) | リレ−ドライブ回路 | |
| JPS60245309A (ja) | トランジスタのベ−ス駆動回路 |