JPS6057719A - スイッチングトランジスタ駆動回路 - Google Patents
スイッチングトランジスタ駆動回路Info
- Publication number
- JPS6057719A JPS6057719A JP58165717A JP16571783A JPS6057719A JP S6057719 A JPS6057719 A JP S6057719A JP 58165717 A JP58165717 A JP 58165717A JP 16571783 A JP16571783 A JP 16571783A JP S6057719 A JPS6057719 A JP S6057719A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transformer
- base
- terminal
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/0424—Modifications for accelerating switching by feedback from the output circuit to the control circuit by the use of a transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はスイッチングトランジスタの駆動回路に関する
ものである。
ものである。
従来例の構成とその問題点
従来より、電力用トランジスタをスイッチングする場合
に、蓄積時間および立下り時間を低減（） るために、
強制的に蓄積電何を放散するための逆バイアス回路が一
般に用いられている。その具体例について第１図を用い
て説明する。１は電源、２は負荷、３，４は駆動信号が
入力される端子、５は負極性電源端子、Ｑｌ、Ｇ２はト
ランジスタ、Ｒ１は抵抗である。いま、端子３にトラン
ジスタＱ１の順バイアス信号が印加されてトランジスタ
Ｑ１が導通状態にあり、かつ端子４にはトランジスタＱ
２の零バイアス信号が印加されてトランジスタＱ２がし
ゃ断状態にあるとする。そこで端子３に印加されていた
順バイアス信号が除去されると同時に端子４にトランジ
スタＱ２の順バイアス信号が印加されると、トランジス
タＱ２は導通し、トランジスタＱ１のベースから逆バイ
アスペース電流がトランジスタＱ２を通じて負極性電源
端子５に流れ、トランジスタＱ１は蓄積時間および立下
り時間を経てしゃ断状態となる。次に端子３にトランジ
スタＱ１の順バイアス信号が、また端子４にトランジス
タＱ２の零バイアス信号が同時に印加されると、トラン
ジスタＱ２はしゃ断され、トランジスタＱ１は導通状態
へ移行する。
に、蓄積時間および立下り時間を低減（） るために、
強制的に蓄積電何を放散するための逆バイアス回路が一
般に用いられている。その具体例について第１図を用い
て説明する。１は電源、２は負荷、３，４は駆動信号が
入力される端子、５は負極性電源端子、Ｑｌ、Ｇ２はト
ランジスタ、Ｒ１は抵抗である。いま、端子３にトラン
ジスタＱ１の順バイアス信号が印加されてトランジスタ
Ｑ１が導通状態にあり、かつ端子４にはトランジスタＱ
２の零バイアス信号が印加されてトランジスタＱ２がし
ゃ断状態にあるとする。そこで端子３に印加されていた
順バイアス信号が除去されると同時に端子４にトランジ
スタＱ２の順バイアス信号が印加されると、トランジス
タＱ２は導通し、トランジスタＱ１のベースから逆バイ
アスペース電流がトランジスタＱ２を通じて負極性電源
端子５に流れ、トランジスタＱ１は蓄積時間および立下
り時間を経てしゃ断状態となる。次に端子３にトランジ
スタＱ１の順バイアス信号が、また端子４にトランジス
タＱ２の零バイアス信号が同時に印加されると、トラン
ジスタＱ２はしゃ断され、トランジスタＱ１は導通状態
へ移行する。
以上のような動作によって、トランジスタＱ１の蓄積時
間および立下り時間の低減化を図っているが、蓄積時間
および立下り時間を大きく低減するためには、トランジ
スタＱ２のコレクタ電流を大ぎくする必要があるが、そ
のためにはトランジスタＱ２の駆動電源の大容量化が必
要となってくる。また、トランジスタＱ１の立上り時に
、トランジスタＱ１のベース電位は、負極性電源端子５
の負電圧レベルから立上るために、トランジスタＱ１の
導通遅れが大きくなる欠点があった。
間および立下り時間の低減化を図っているが、蓄積時間
および立下り時間を大きく低減するためには、トランジ
スタＱ２のコレクタ電流を大ぎくする必要があるが、そ
のためにはトランジスタＱ２の駆動電源の大容量化が必
要となってくる。また、トランジスタＱ１の立上り時に
、トランジスタＱ１のベース電位は、負極性電源端子５
の負電圧レベルから立上るために、トランジスタＱ１の
導通遅れが大きくなる欠点があった。
発明の目的
本発明は上記従来の欠点を解消するもので、少ない駆動
電力で蓄積時間ならびに立下り時間および立上り時間の
低減を図ることのできるスイッチングトランジスタ駆動
回路を提供することを目的とする。
電力で蓄積時間ならびに立下り時間および立上り時間の
低減を図ることのできるスイッチングトランジスタ駆動
回路を提供することを目的とする。
発明の構成
上記目的を達成するため、本発明のスイッチングトラン
ジスタ駆動回路は、ベースに第１の駆動信号入力端子が
接続されたスイッチングトランジスタのコレクタ・エミ
ッタ間と負荷とに直列に一方の巻線が接続された変成器
と、一端が前記スイッチングトランジスタのベースに接
続され他端が接地された第１の抵抗と、コレクタが前記
スイッチングトランジスタのベースに接続されエミッタ
が前記変成器の他方の巻線の一端及び負極性Ｎ源端子に
接続された第１のトランジスタと、一端がこの第１のト
ランジスタのベースに接続され他端がこの第１のトラジ
スタのエミッタに接続された第２の抵抗と、コレクタが
第３の抵抗を介して前記第１のトランジスタのベースに
接続されエミッタが前記変成器の他方の巻線の他端に接
続されベースが第２の駆動信号入力端子に接続された第
２のトランジスタどを備えた構成である。
ジスタ駆動回路は、ベースに第１の駆動信号入力端子が
接続されたスイッチングトランジスタのコレクタ・エミ
ッタ間と負荷とに直列に一方の巻線が接続された変成器
と、一端が前記スイッチングトランジスタのベースに接
続され他端が接地された第１の抵抗と、コレクタが前記
スイッチングトランジスタのベースに接続されエミッタ
が前記変成器の他方の巻線の一端及び負極性Ｎ源端子に
接続された第１のトランジスタと、一端がこの第１のト
ランジスタのベースに接続され他端がこの第１のトラジ
スタのエミッタに接続された第２の抵抗と、コレクタが
第３の抵抗を介して前記第１のトランジスタのベースに
接続されエミッタが前記変成器の他方の巻線の他端に接
続されベースが第２の駆動信号入力端子に接続された第
２のトランジスタどを備えた構成である。
実施例の説明
以下、本発明の実施例について、図面に基づいて説明す
る。
る。
第２図は本発明の一実施例に係るスイッチングトランジ
スタ駆動回路の回路図で、第１図に示す構成要素と同一
の構成要素には同一の符号を付してその説明を省略する
。第２図において、Ｇ１．Ｌ駆動信号が入力される端子
、Ｇ３は１〜ランジスタ、Ｒ２、Ｒ３は抵抗、Ｔ１は変
成器、ｌ−１，１，，２ＬＪ変成器Ｔ１の２つの巻線で
ある。
スタ駆動回路の回路図で、第１図に示す構成要素と同一
の構成要素には同一の符号を付してその説明を省略する
。第２図において、Ｇ１．Ｌ駆動信号が入力される端子
、Ｇ３は１〜ランジスタ、Ｒ２、Ｒ３は抵抗、Ｔ１は変
成器、ｌ−１，１，，２ＬＪ変成器Ｔ１の２つの巻線で
ある。
いま、端子３にトランジスタＱ１の順バイアス信号が印
加されてトランジスタＱ１が導通状態にあり、かつ端子
６にはトランジスタＱ３の零バイアス信号が印加されて
１−ランジスタＱ３がしゃ断状態にあるとづる。そこで
端子３に印加されでいた順バイアス信号が除去され、端
子６に１−ランジスタＱ３の順バイアス信−号が印加さ
れると、ｌ−ランジスタＱ３が導通状態となる。このと
さ、まだトランジスタＱ１は導通状態にあり、巻線Ｌ１
に流れるトランジスタＱ１のコレクタ電流が変成器Ｔ１
を介して巻線［２に流れる。この電流がトランジスタＱ
３のコレクタ電流としてＩ〜ランジスタＱ２のベースに
順バイアス電流として流れるため、トランジスタＱ２は
導通状態となり、１〜ランジスタＱ１の蓄積電荷がトラ
ンジスタＱ２の＝ルクタ電流となって放散され、トラン
ジスタＱ１がしヤ断状態に移行づる。トランジスタＱ１
がし？断状態となると、巻線Ｌ１に流れるトランジスタ
Ｑ１のコレクタ電流が無くなり、トランジスタＱ２が零
バイアス状態となり、トランジスタ◇１は零バイアス状
態どなる。次に端子６に印加されていたトランジスタＱ
３の順バイアス信号が除去され、端子３にトランジスタ
Ｑ１の順バイアス信号が印加されると、トランジスタＱ
１は零バイアス状態から導通状態へと移行する。
加されてトランジスタＱ１が導通状態にあり、かつ端子
６にはトランジスタＱ３の零バイアス信号が印加されて
１−ランジスタＱ３がしゃ断状態にあるとづる。そこで
端子３に印加されでいた順バイアス信号が除去され、端
子６に１−ランジスタＱ３の順バイアス信−号が印加さ
れると、ｌ−ランジスタＱ３が導通状態となる。このと
さ、まだトランジスタＱ１は導通状態にあり、巻線Ｌ１
に流れるトランジスタＱ１のコレクタ電流が変成器Ｔ１
を介して巻線［２に流れる。この電流がトランジスタＱ
３のコレクタ電流としてＩ〜ランジスタＱ２のベースに
順バイアス電流として流れるため、トランジスタＱ２は
導通状態となり、１〜ランジスタＱ１の蓄積電荷がトラ
ンジスタＱ２の＝ルクタ電流となって放散され、トラン
ジスタＱ１がしヤ断状態に移行づる。トランジスタＱ１
がし？断状態となると、巻線Ｌ１に流れるトランジスタ
Ｑ１のコレクタ電流が無くなり、トランジスタＱ２が零
バイアス状態となり、トランジスタ◇１は零バイアス状
態どなる。次に端子６に印加されていたトランジスタＱ
３の順バイアス信号が除去され、端子３にトランジスタ
Ｑ１の順バイアス信号が印加されると、トランジスタＱ
１は零バイアス状態から導通状態へと移行する。
このように、トランジスタＱ１の逆バイアス動作用のト
ランジスタＱ２が、より少ない駆動電流によって動作す
るトランジスタＱ３によって動作し、かつトランジスタ
Ｑ２のベース電流が、トランジスタＱ１のコレクタ電流
より供給されることから、逆バイアス回路としての駆動
電力は従来に比べて少なくて済む。また、一旦トランジ
スタＱ１がしゃ断状態となると、端子６にトランジスタ
Ｑ３の順バイアス電圧が印加されていても、トランジス
タＱ１のベース・エミッタ間電圧は零状態となるため、
次に端子３にトランジスタＱ１の順バイアス信号が印加
されると、１〜ランジスタＱ１は零バイアス状態から立
上るため、亦通立ｌ二り時間の）７れも低減される。な
お、この実Ｍｊ ＩＷ！ｌにａ３いては、駆動入力端子
３，６への信号入力が、変成器を介しても介さなくても
上記動作に変化はない。
ランジスタＱ２が、より少ない駆動電流によって動作す
るトランジスタＱ３によって動作し、かつトランジスタ
Ｑ２のベース電流が、トランジスタＱ１のコレクタ電流
より供給されることから、逆バイアス回路としての駆動
電力は従来に比べて少なくて済む。また、一旦トランジ
スタＱ１がしゃ断状態となると、端子６にトランジスタ
Ｑ３の順バイアス電圧が印加されていても、トランジス
タＱ１のベース・エミッタ間電圧は零状態となるため、
次に端子３にトランジスタＱ１の順バイアス信号が印加
されると、１〜ランジスタＱ１は零バイアス状態から立
上るため、亦通立ｌ二り時間の）７れも低減される。な
お、この実Ｍｊ ＩＷ！ｌにａ３いては、駆動入力端子
３，６への信号入力が、変成器を介しても介さなくても
上記動作に変化はない。
第３図は本発明の別の実施例に係るスイッチングトラン
ジスタ駆動回路の回路図で、］−２は変成器、Ｌ３ 、
Ｌ４ ＋、ａ変成器成型の巻線である。、駆動信号パノ
ノ端子３に印加されたトリガー信号にＪ、り一旦導通状
態どなったトランジスタＱＩ Ｌよ、°このコレクタ電
流が変成器Ｔ２の巻１′！１ｌＬ３およびＬ４を介して
ベースに帰還づ−ることにより、以降駆動信号入力端子
３に信号が印加されなくとも、トランジスタＱ１が導通
状態をイ２持Ｊる。次に駆動イハ号入力端子６にトラン
ジスタＱ３の順バイアス信号が印加されると、トランジ
スタＱ３が導通状態となり、変成器工１の巻線し１およ
びし２を介して１〜ランシスタＱ１のコレクタ電流がト
ランジスタＱ２のベース電流として供給され、ｉ・ラン
ジスクＱ２が導通状態となる。その後、１〜ランジスタ
Ｑ１がし一１５断するまで、トランジスタＱ２は導通状
態を保持し、変成器Ｔ２を介しての帰ｉ＝ ’Ｆ：１
ｒＡＥおよびトランジスタＱ１の蓄積電荷を負極性電源
端子５に流し出づ゛ことにＪ、す、１〜ラジスタＱ１を
しゃ断状態に移行させる。Ｉ・ランジスタＱ１がしゃ断
状態となると、１〜ランジスタＱ２も右バイアス状態と
なる。次に駆動信号人力※１ｉｉ子６に印加されてい７
ｊ ＋−ランジスタＱ３の順バイアス信号が除去された
後、駆動信号入力端子３に１ヘランジスタＱ１の順バイ
アス信号が印加されると、トランジスタＱ１は零バイア
ス状態から導通状態へと移行する。このように本実施例
では、前記第１の実施例と同様に、逆バイアス駆動電力
が少なくて済み、スイッチングトランジスタＱ１の立上
り時間の低減が図れるとともに、変成器Ｔ２を介して、
帰還電流ににつでスイッチング１〜ランジスタＱ１の導
通状態を保持できるので、順バイアス駆動電ツノも少な
くて済む。なお、本実施例では１〜ランジスタＱ１のコ
レクタ電流を検出して帰還動作させているが、エミッタ
電流を検出する帰還法を用いて０同様の効果が１ｑられ
る。
ジスタ駆動回路の回路図で、］−２は変成器、Ｌ３ 、
Ｌ４ ＋、ａ変成器成型の巻線である。、駆動信号パノ
ノ端子３に印加されたトリガー信号にＪ、り一旦導通状
態どなったトランジスタＱＩ Ｌよ、°このコレクタ電
流が変成器Ｔ２の巻１′！１ｌＬ３およびＬ４を介して
ベースに帰還づ−ることにより、以降駆動信号入力端子
３に信号が印加されなくとも、トランジスタＱ１が導通
状態をイ２持Ｊる。次に駆動イハ号入力端子６にトラン
ジスタＱ３の順バイアス信号が印加されると、トランジ
スタＱ３が導通状態となり、変成器工１の巻線し１およ
びし２を介して１〜ランシスタＱ１のコレクタ電流がト
ランジスタＱ２のベース電流として供給され、ｉ・ラン
ジスクＱ２が導通状態となる。その後、１〜ランジスタ
Ｑ１がし一１５断するまで、トランジスタＱ２は導通状
態を保持し、変成器Ｔ２を介しての帰ｉ＝ ’Ｆ：１
ｒＡＥおよびトランジスタＱ１の蓄積電荷を負極性電源
端子５に流し出づ゛ことにＪ、す、１〜ラジスタＱ１を
しゃ断状態に移行させる。Ｉ・ランジスタＱ１がしゃ断
状態となると、１〜ランジスタＱ２も右バイアス状態と
なる。次に駆動信号人力※１ｉｉ子６に印加されてい７
ｊ ＋−ランジスタＱ３の順バイアス信号が除去された
後、駆動信号入力端子３に１ヘランジスタＱ１の順バイ
アス信号が印加されると、トランジスタＱ１は零バイア
ス状態から導通状態へと移行する。このように本実施例
では、前記第１の実施例と同様に、逆バイアス駆動電力
が少なくて済み、スイッチングトランジスタＱ１の立上
り時間の低減が図れるとともに、変成器Ｔ２を介して、
帰還電流ににつでスイッチング１〜ランジスタＱ１の導
通状態を保持できるので、順バイアス駆動電ツノも少な
くて済む。なお、本実施例では１〜ランジスタＱ１のコ
レクタ電流を検出して帰還動作させているが、エミッタ
電流を検出する帰還法を用いて０同様の効果が１ｑられ
る。
発明の詳細
な説明したように本発明にＪ：れば、少ない駆動電力で
蓄積時間ならびに立下り１３問および立」こり時間の低
減を図ることができ、その工業的利用価値は極めて人で
ある。
蓄積時間ならびに立下り１３問および立」こり時間の低
減を図ることができ、その工業的利用価値は極めて人で
ある。
第１図は従来のスイッチングトランジスタ駆動回路の回
路図、第２図は本発明の一実施例にお（〕るスイッチン
グ１〜ランジスタ駆動回路の回路図、第３図は本発明の
別の実施例にＪｕｌノるスイッチングトランジスタ駆動
回路の回路図である。 １・・・電源、２・・・負荷、３，６・・・端子、５・
・・負極性電源端子、０１〜Ｑ３・・・トランジスタ、
Ｔ＋ 。 Ｔ２・・・変成器、し１〜し４・・・巻線、Ｒ１〜Ｖり
３ ・・・抵抗 代理人 森 本 義 弘 第１図 第２図 第３図
路図、第２図は本発明の一実施例にお（〕るスイッチン
グ１〜ランジスタ駆動回路の回路図、第３図は本発明の
別の実施例にＪｕｌノるスイッチングトランジスタ駆動
回路の回路図である。 １・・・電源、２・・・負荷、３，６・・・端子、５・
・・負極性電源端子、０１〜Ｑ３・・・トランジスタ、
Ｔ＋ 。 Ｔ２・・・変成器、し１〜し４・・・巻線、Ｒ１〜Ｖり
３ ・・・抵抗 代理人 森 本 義 弘 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 １、ベースに第１の駆動信号入力端子が接続Ｖれたスイ
ッチングトランジスタの］レクタ・エミッタ間と負荷と
に直列に一方の巻線が１１続された変成器と、一端が前
記スイッチングトランジスタのベースに接続され他端が
接１１された第１の抵抗と、フレフタが前記スイうチン
グ］−ランジスタのベースに接続され１ミツタが前記変
成器の他方の巻線の一端及び☆極性電源端子に接続され
た第１の１−ランジレタと、一端が前記第１のトランジ
スタのベースに接続され他端が前記第１の１〜ランジス
づのエミッタに接続された第２の抵抗と、コしフタが第
３の抵抗を介して前記第１の１〜う〕ジスタのベースに
接続されエミッタが前記り成型の他方の巻線の他端に接
続されベースｔトランジスタとを茹えたスイッチングト
ランジスタ駆動回路。 ２、変成器は一方の巻線ｈ＜互いに直列に接続された第
１及び第２の変成器からなり、第１の変成器の他方の一
端は第１のトランジスタのエミッタに接続され、第１の
変成器の他方の巻線の他端は第２のトラジスタのエミッ
タに接続され、第２の変成器他方の巻線の一端は！ ス
イッチングトランジスタのベースに接続され、第２の変
成器の他方の巻線の他端は接地される措或とし１＝特許
請求の範囲第′１項記載１ のスイッチングトランジス
タ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165717A JPS6057719A (ja) | 1983-09-07 | 1983-09-07 | スイッチングトランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165717A JPS6057719A (ja) | 1983-09-07 | 1983-09-07 | スイッチングトランジスタ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057719A true JPS6057719A (ja) | 1985-04-03 |
Family
ID=15817722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165717A Pending JPS6057719A (ja) | 1983-09-07 | 1983-09-07 | スイッチングトランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057719A (ja) |
-
1983
- 1983-09-07 JP JP58165717A patent/JPS6057719A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4698519A (en) | Monolithically integratable high-efficiency control circuit for switching transistors | |
| US5514984A (en) | Active pull down type ECL apparatus capable of stable operation | |
| JPS6057719A (ja) | スイッチングトランジスタ駆動回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| EP0146479A2 (en) | Method and apparatus for reducing the storage time in a saturated transistor | |
| JPH0145242B2 (ja) | ||
| JPS59107631A (ja) | スイツチングトランジスタ駆動回路 | |
| US6870389B2 (en) | Differential circuit with current overshoot suppression | |
| JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
| EP0250007A2 (en) | TTL Buffer circuit | |
| JPS6126966Y2 (ja) | ||
| JPH0352011A (ja) | 関連した制御回路を持つ電力装置を含む集積回路の電源を横切った負の過電圧に対する保護回路 | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JPH0158757B2 (ja) | ||
| JPS595747A (ja) | コイル駆動回路 | |
| JPS5913410A (ja) | 電力増幅器 | |
| JPH0316644B2 (ja) | ||
| JPS62264706A (ja) | 出力段回路 | |
| JPH0323711A (ja) | トランジスタ高速ドライブ回路 | |
| JPS62245412A (ja) | 電流制限型電子スイツチ装置 | |
| JPS5880908A (ja) | 増幅回路 | |
| JPH05268024A (ja) | スイッチング回路 |