JPH03160751A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03160751A JPH03160751A JP1300342A JP30034289A JPH03160751A JP H03160751 A JPH03160751 A JP H03160751A JP 1300342 A JP1300342 A JP 1300342A JP 30034289 A JP30034289 A JP 30034289A JP H03160751 A JPH03160751 A JP H03160751A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- low
- solder
- soldered
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば電力用モジューμなどを、放熱板上
の絶縁層上にはんだ付け装着した半導体装置に関する。
の絶縁層上にはんだ付け装着した半導体装置に関する。
この種の例えば電力用モジューμを放熱板上の絶縁層上
に装着した従来の半導体装置を、第２図によシ工程順に
示す。第２図（ａ）にかいて、１は放熱板で、上面に絶
縁基板２が接着されている。この絶縁基板上面には、配
線パターン（図示は略す）が印刷などの手段で施されて
いる。はんだ用パターン３ａが設けられた印刷マスク３
を、絶縁基板２上に当て、中温はんだ４を印刷付着する
。
に装着した従来の半導体装置を、第２図によシ工程順に
示す。第２図（ａ）にかいて、１は放熱板で、上面に絶
縁基板２が接着されている。この絶縁基板上面には、配
線パターン（図示は略す）が印刷などの手段で施されて
いる。はんだ用パターン３ａが設けられた印刷マスク３
を、絶縁基板２上に当て、中温はんだ４を印刷付着する
。
つづいて、印刷マスク３を外し、中ａｔはんだ４上に電
力用半導体素子５ｔ−載せ、中温（例えば約２５０℃）
に加熱してはんだ付けする。
力用半導体素子５ｔ−載せ、中温（例えば約２５０℃）
に加熱してはんだ付けする。
次に、第２図（Ｑ）のように、絶縁基板２上の所定位置
に低温ぱんだ６ｔ−、グイスベンサなどで黴布する。
に低温ぱんだ６ｔ−、グイスベンサなどで黴布する。
さらに、第２図（ｄ）のように、各低温はんだ６上に、
ＩＣ，ホトカグフ，抵抗体．コンデンサなど電子部品１
を載せ、低温（例えば約２１０℃）に加熱し、各電子部
品７ｔ−はんだ付けする。
ＩＣ，ホトカグフ，抵抗体．コンデンサなど電子部品１
を載せ、低温（例えば約２１０℃）に加熱し、各電子部
品７ｔ−はんだ付けする。
上記絶縁基板２上に低温はんだを付着する工程を、改良
した従来の他の例を第３図に示す。
した従来の他の例を第３図に示す。
第３図（ａ）に示すように、電力用半導体素子５及び電
子部品７の載置位置にはんだを付着するため？、はんだ
用パターン８ａが設けられた印刷マスク８を、絶縁基板
２上に当て、低温はんだ６を印刷付着する。
子部品７の載置位置にはんだを付着するため？、はんだ
用パターン８ａが設けられた印刷マスク８を、絶縁基板
２上に当て、低温はんだ６を印刷付着する。
つづいて、第３図（ｂ）のように、電力用半導体素子５
及び電子部品７を所定位置の低温はんだ６上に載せ、低
湿に加熱してはんだ付けする。
及び電子部品７を所定位置の低温はんだ６上に載せ、低
湿に加熱してはんだ付けする。
上記のような従来の第ｇ図の半導体装置では、放熱板１
上の絶縁基板２上に、まず、電力用半導体素子５がはん
だ付けしてあυ、これらの電力用半導体素子６が突出し
ているので、低温はんだ付着には、はんだ印刷マスクが
使用できなく、ダイスなどで血布しておシ、塗布するパ
ッドは面積が小さく、かつ、付着箇所が多いので、作業
性が非常に悪く、筐た、塗布禰れができるなどの作業損
じが起ｂやずいという問題点があった。
上の絶縁基板２上に、まず、電力用半導体素子５がはん
だ付けしてあυ、これらの電力用半導体素子６が突出し
ているので、低温はんだ付着には、はんだ印刷マスクが
使用できなく、ダイスなどで血布しておシ、塗布するパ
ッドは面積が小さく、かつ、付着箇所が多いので、作業
性が非常に悪く、筐た、塗布禰れができるなどの作業損
じが起ｂやずいという問題点があった。
さらに、従来の２ｉｇ３図の半導体装置では、はんだの
印刷マスク８を用いていて、電力用半導体素子５と各電
子部品７を一度■低＃ｈはんｆｅ６によｂはんだ付けし
ているが、電力用牛萼体素子６が低？はんだ６ではんだ
付けされているため、信頼性試験などで不良が生じると
いう問題点があった。
印刷マスク８を用いていて、電力用半導体素子５と各電
子部品７を一度■低＃ｈはんｆｅ６によｂはんだ付けし
ているが、電力用牛萼体素子６が低？はんだ６ではんだ
付けされているため、信頼性試験などで不良が生じると
いう問題点があった。
この発明は、このような問題点を解決するためになされ
たもので、放熱板上部に、電力用半導体素子が中温はん
だではんだ付けされ、放熱板上の絶縁層上に電子部品が
低温はんだではんだ付けされ、低温はんだが印刷マスク
を用いて量布されて作業性を向上し、しかも、電力用半
導体素子が中温はんだではんだ付けされ信頼度を高めた
半導体装置を得ることを目的としている。
たもので、放熱板上部に、電力用半導体素子が中温はん
だではんだ付けされ、放熱板上の絶縁層上に電子部品が
低温はんだではんだ付けされ、低温はんだが印刷マスク
を用いて量布されて作業性を向上し、しかも、電力用半
導体素子が中温はんだではんだ付けされ信頼度を高めた
半導体装置を得ることを目的としている。
この発明にかかる半導体装置は、放熱板の上部側に、電
力用半導体素子を沈めて装着される深さの凹部を設け、
この凹部の底部に絶縁層を介し電力用半導体素子を中温
はんだではんだ付けし、上記放熱板上面の絶縁層上■印
刷マスクを用いて低温はんだが塗布され、電子部品が低
温はんだではんだ付けされるようにしたものである。
力用半導体素子を沈めて装着される深さの凹部を設け、
この凹部の底部に絶縁層を介し電力用半導体素子を中温
はんだではんだ付けし、上記放熱板上面の絶縁層上■印
刷マスクを用いて低温はんだが塗布され、電子部品が低
温はんだではんだ付けされるようにしたものである。
この発明にｋいては、電力用半導体素子は放熱板の凹部
の絶縁膜部に中温はんだではんだ付けされてカシ、信頼
性が確保される。放熱板上の絶縁層上面に沿う水平面に
は突出物はなく、印刷マスクを使って低温はんだ塗布が
できる。
の絶縁膜部に中温はんだではんだ付けされてカシ、信頼
性が確保される。放熱板上の絶縁層上面に沿う水平面に
は突出物はなく、印刷マスクを使って低温はんだ塗布が
できる。
この発明による半導体装置の一実施例を、＃！１図によ
ｂ工程順に説明する。ｆｓｌ図（．）に示すように、放
熱板１１上面側に電力用半導体素子を沈めこの素子上面
が上部から突出しない深さの凹部ｌ３を設け、上面及び
凹部ユ３にＦｉ？３縁層１２及びユ２ａを形成している
。この絶縁層１２及び１２ａ面には、はんだ付けのため
のパッド部と配線パターンＣ図示は略す）が導電材の印
刷手段などで施されているＯ 第１図（ｂ）に示すように、凹部１３戚面の絶縁層ＸＺ
ａのパッド部に中温はんだ１４を血布する。この塗布作
業は、凹部１３の底部で面積が比較的大きく、かつ箇所
が少ないので、容易にできる。中温はんだ１４上に電力
用半導体素子５を載せ、加熱しはんだ付けする。
ｂ工程順に説明する。ｆｓｌ図（．）に示すように、放
熱板１１上面側に電力用半導体素子を沈めこの素子上面
が上部から突出しない深さの凹部ｌ３を設け、上面及び
凹部ユ３にＦｉ？３縁層１２及びユ２ａを形成している
。この絶縁層１２及び１２ａ面には、はんだ付けのため
のパッド部と配線パターンＣ図示は略す）が導電材の印
刷手段などで施されているＯ 第１図（ｂ）に示すように、凹部１３戚面の絶縁層ＸＺ
ａのパッド部に中温はんだ１４を血布する。この塗布作
業は、凹部１３の底部で面積が比較的大きく、かつ箇所
が少ないので、容易にできる。中温はんだ１４上に電力
用半導体素子５を載せ、加熱しはんだ付けする。
？に、＃Ｉｌ図（Ｃ）■示すように、電子郁品７の載置
位置にはんだを付着するための印刷マスク１８を、絶縁
層１２上に当て、低温はんだ１６を各パッド上に印刷付
着する。
位置にはんだを付着するための印刷マスク１８を、絶縁
層１２上に当て、低温はんだ１６を各パッド上に印刷付
着する。
つづいて、第１図（ｄ）のように、各電子部品７を低温
はんだよ６上に載せ、低温加熱しはんだ付けする。
はんだよ６上に載せ、低温加熱しはんだ付けする。
ついで、第１図（ｅ）のように、電力用半導体素子５，
凹部の配線電極部（図示は略す）及び所定の電子部品７
と、絶縁層１２面の配纏部とをア〃ミ線など金属細線ｌ
９でワイヤポンディングする。
凹部の配線電極部（図示は略す）及び所定の電子部品７
と、絶縁層１２面の配纏部とをア〃ミ線など金属細線ｌ
９でワイヤポンディングする。
さらに、樹脂封止の半導体装置の場合は、第１図（ｆ）
に示すように、リード端子１９を取付け、放熱板１１を
底部材とし、ケース２０を接着して囲う。
に示すように、リード端子１９を取付け、放熱板１１を
底部材とし、ケース２０を接着して囲う。
このケース内にシリコンゲ／ｌ／２１を充てんし、その
上に合成樹脂で埋め硬化して掬脂封止体２２を形戒し、
密封する。
上に合成樹脂で埋め硬化して掬脂封止体２２を形戒し、
密封する。
なお、上記実施例では放熱板１１上に絶縁層１２を形成
したが、この絶縁層は比較的薄いものとし、さらに、絶
縁基板を接着し絶縁層となし、この絶縁基板には、あら
かじめ電力用半導体素子５用の穴部を設け、上面にはん
だ付けのためのパッド部と配線バターを導電材の印刷手
段などで施したものでもよい。また、この場合、放熱板
１１には凹部１３のみに絶縁届１２ａを形成し、上面に
直接絶ｋ基板を！＆看し絶縁層としてもよい。
したが、この絶縁層は比較的薄いものとし、さらに、絶
縁基板を接着し絶縁層となし、この絶縁基板には、あら
かじめ電力用半導体素子５用の穴部を設け、上面にはん
だ付けのためのパッド部と配線バターを導電材の印刷手
段などで施したものでもよい。また、この場合、放熱板
１１には凹部１３のみに絶縁届１２ａを形成し、上面に
直接絶ｋ基板を！＆看し絶縁層としてもよい。
以上のように、この発明によれば、上面に絶縁層を設け
た放熱板の上部に凹部を設け、この凹部の底部に電力用
半導体素子を中温はんだ付けし、この半導体素子の上山
を上記絶縁層上面よシ突出しない高さ位置にし、はんだ
印刷マヌクにより絶縁層上に低ＩＭはんだを付着し、こ
の低温はんだ上に電子部品をはんだ付けでさるようにし
たので、低温はんだ付層が作業性よく行われ、しかも、
比較内容益の大きい半導体素子が中ＭＬｔｌｉんだ付け
され信頼性が高められる。
た放熱板の上部に凹部を設け、この凹部の底部に電力用
半導体素子を中温はんだ付けし、この半導体素子の上山
を上記絶縁層上面よシ突出しない高さ位置にし、はんだ
印刷マヌクにより絶縁層上に低ＩＭはんだを付着し、こ
の低温はんだ上に電子部品をはんだ付けでさるようにし
たので、低温はんだ付層が作業性よく行われ、しかも、
比較内容益の大きい半導体素子が中ＭＬｔｌｉんだ付け
され信頼性が高められる。
第１図（ａ）及び（ｂ）〜（ｆ）はこの発明による半導
体装置の一実施例を製造工程順に示す斜視図及び断面図
、第２図（．）〜（ｄ）は従来の半導体装置を製造工程
順に示す断面図、第３図（ａ） ， （ｂ）は従来の半
導体装置を他の製造工程順に示す断面図である。 ５・・・電力用半導体素子、７・・・電子部品、１１・
・・放熱板、１２・・・絶縁層（絶縁基板）、１２ａ・
・・絶縁層、１３・・・凹部、１４・・・中温はんだ、
１６・・・低温はんだ、１日・・・印刷マスク
体装置の一実施例を製造工程順に示す斜視図及び断面図
、第２図（．）〜（ｄ）は従来の半導体装置を製造工程
順に示す断面図、第３図（ａ） ， （ｂ）は従来の半
導体装置を他の製造工程順に示す断面図である。 ５・・・電力用半導体素子、７・・・電子部品、１１・
・・放熱板、１２・・・絶縁層（絶縁基板）、１２ａ・
・・絶縁層、１３・・・凹部、１４・・・中温はんだ、
１６・・・低温はんだ、１日・・・印刷マスク
Claims (1)
- 上面に絶縁層が設けられ、上部に凹部が形成された放
熱板、この放熱板の凹部に絶縁膜が施され、中温はんだ
によりはんだ付けされ、上面が上記絶縁層の上面から突
出しない高さ位置にされた電力用半導体素子、上記絶縁
層上に印刷マスクを介し付着された複数箇所の低温はん
だ、上記低温はんだ上に載せられはんだ付けされた複数
の電子部品を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1300342A JPH03160751A (ja) | 1989-11-17 | 1989-11-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1300342A JPH03160751A (ja) | 1989-11-17 | 1989-11-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03160751A true JPH03160751A (ja) | 1991-07-10 |
Family
ID=17883622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1300342A Pending JPH03160751A (ja) | 1989-11-17 | 1989-11-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03160751A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013132644A1 (ja) * | 2012-03-09 | 2015-07-30 | 三菱電機株式会社 | 半導体モジュール |
| JP2015173299A (ja) * | 2015-07-06 | 2015-10-01 | 三菱電機株式会社 | 半導体モジュール |
| US9443784B2 (en) | 2012-03-09 | 2016-09-13 | Mitsubishi Electric Corporation | Semiconductor module including plate-shaped insulating members having different thickness |
| WO2020095860A1 (ja) * | 2018-11-07 | 2020-05-14 | 日立オートモティブシステムズ株式会社 | 電気装置 |
-
1989
- 1989-11-17 JP JP1300342A patent/JPH03160751A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013132644A1 (ja) * | 2012-03-09 | 2015-07-30 | 三菱電機株式会社 | 半導体モジュール |
| US9443784B2 (en) | 2012-03-09 | 2016-09-13 | Mitsubishi Electric Corporation | Semiconductor module including plate-shaped insulating members having different thickness |
| JP2015173299A (ja) * | 2015-07-06 | 2015-10-01 | 三菱電機株式会社 | 半導体モジュール |
| WO2020095860A1 (ja) * | 2018-11-07 | 2020-05-14 | 日立オートモティブシステムズ株式会社 | 電気装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US7427810B2 (en) | Semiconductor device including semiconductor element mounted on another semiconductor element | |
| US5367435A (en) | Electronic package structure and method of making same | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JPWO2000070677A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| US6403401B1 (en) | Heat spreader hole pin 1 identifier | |
| JPH0745641A (ja) | 半導体装置の実装方法 | |
| JPH03160751A (ja) | 半導体装置 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH04302457A (ja) | 混成集積回路基板の製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| KR100480834B1 (ko) | 레이저 마킹용 영구 테이프구조 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| GB2202675A (en) | Semiconductor chip carriers | |
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| JP2505359Y2 (ja) | 半導体搭載用基板 |