JPH03160873A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は，１ラインずつ画像を読み取りながら外部装置
に送出する画像読取装置に関する。

［従来の技術］ ファクシミリ装置や画像処理システムなどにおいて、原
稿画像を読み取る画像読取装置が使用されている。

一般に、このような画像読取装置は、原稿画像を１ライ
ンずつ読み取り，外部回路からの転送要求に応じて、読
み取った画情報を出力するように構威されている。また
、通常、読み取った画情報を一時格納するバッファメモ
リを備えている。

このバッファメモリとして原稿画像１ページ分の容量を
備えていない画像読取装置の場合、原稿画像を読み取っ
て得た画情報をＭｌ！Ａバッファメモリに格納しながら
、外部回路からの要求に応じて、その格納した画情報を
順次読み出してその回路に送出するという動作を実行す
る。

第７図は、従来のこのような画像読取装置の動作タイミ
ングの一例を示したものである。

画像読取装置は起動されると、同図（ａ）に示すような
基準タイミングを示すライン同期信号に同期して、同図
（ｂ）に示すように、１ライン目の画情報Ｌｌから順次
画像読み取りを開始する。

そして、１ライン目の読み取りの後，外部回路からの要
求に応じて、同図（ｃ）に示すように画情報Ｌｌから順
次送出する。

また、各ラインの画像読み取りの際には、同図（ｄ）に
示すように、ライン同期信号に同期した特定のチェック
タイミングでバッファメモリの空き状態をチェックして
いる。

いま、バッファメモリの容量が２ラインのみであったと
すると、従来は、２ライン目の画情報読み取り中の上記
チェックタイミング（同図（イ））では、ｌライン目の
画情報が残っているため、その時点のバッファメモリの
空きはないと判定していた。このため、次の読み取りタ
イミング（同図（口））での画像読み取りを中止し、そ
の次の読み取りタイミミング（同図（ハ））で，３ライ
ン目からの画像読み取りを実行していた． 一方、外部回路は，この画像読み取り装置とは、非同期
で作動する。このため、その回路が同図（ハ）で示した
期間、画情報の取り込みを中断した場合、画像読取装置
は、４ライン目の画情報Ｌ４を読み取った後、上記と同
様にバツファメモリの空きはないと判定して、その次の
タイミング（同図（二））での画像読み取りを中止する
。

［発明が解決しようとする課題］ ところが、上記（口）および（二）で示した期間におい
て、実際のパツファメモリには、画情報が２ライン分フ
ルに格納されておらず、いくらか空き容量を有している
。

これは、ライン単位でバツファメモリの空き状態を判定
していたためであり、従来は、このようにバッファメモ
リに空きがある場合におレ）でも、一定条件で画情報の
読み取りが中止されていた。

このため、原稿画像を連続して読み取ることができず、
読み取り速度が遅くなるという問題があった。

本発明は、上記の問題を解決し、原稿画像の読み取り速
度を向上させた画像読取装置を提供することを目的とす
る。

［課題を解決するための手段］ このために本発明は、基準タイミングで１ラインずつ画
情報の読み取って、その画情報をバッファメモリに一時
格納すると共に、外部装置のビジー／レディ状態を判別
して、レディ状態になるごとにバッファメモリから画情
報を一定量ずつ読み出してその外部装置に送出する一方
、１ラインの画情報の読み取りを実行すべき基準タイミ
ングにおいて、外部装置がビジー状態であると共にその
ビジー状態が一定時間以上継続している場合には、画像
読み取りを一時停止し、上記基準タイミングにおいて、
その時点以前の上記一定時間以内に上記外部装置がレデ
ィ状態になっている場合には、画像読み取りを再開する
ようにしたことを特徴とするものである。

［作用］ 外部装置がビジー状態になって画情報の受信が停止した
場合、そのまま画像読み取りを続けると，バッファメモ
リ内で格納した画情報がオーバフローする．そこで、外
部装置がビジー状態が一定時間経過したとき、画像読み
取りを停止することにより上記オーバフローを防止し、
この制御動作により、バッファメモリを画情報のライン
単位でなくバイト単位で管理することができるので、実
際にパッファメモリに空きがなくなるまで、画像読み取
りを続行することができる。

これにより、原稿画像の読み取り速度を向上させること
ができるようになる。

［実施例］ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する． 第１図は、本発明の一実施例に係る画像読取装置のブロ
ック構成図を示したものである。図において、ＣＯＤラ
インイメージセンサｌは、原稿画像を１ラインずつ読み
取るもので、Ａ／Ｄ（アナログ／デジタル）変換回路２
は．アナログ信号の画信号をデジタル信号の画情報に変
換るすものである．画情報処理回路３は，Ａ／Ｄ変換回
路２から出力さた画情報をバッファメモリ４に格納する
一方，その格納した画情報を読み出してそのＤＭＡ制御
回路５に出力するものである． バッファメモリ４は、画情報を一時格納するもので、本
実施例では、２ライン分の画情報を格納する容量を備え
ているものとする，ＤＭＡ制御回路５は，画像読み取り
タイミングとは独立した不定のタイミングで、ダイレク
トメモリアクセス動作により、画情報処理回路３を介し
てバツファメモリ４の画情報を読み出すものである．イ
ンタフェース回路６は、画倣処理を行なうホストコンピ
ュータに対して所定のインタフェースで画情報を送出す
るものである．このインタフェース回路６からホストコ
ンピュータに、１ノクイトのパラレル信号であるデータ
信号ＤＡＴＡと、ストローブ信号ＳＴＢが出力され、ホ
ストコンピュータからビジー／レデイ信号Ｂ／Ｒが入力
されている．タイマ回路７は、上記ビジー／レデイ信号
Ｂ／Ｒに基づいてイネーブル信号ＥＮＩをオン・オフす
るもので，フリップフロップ８は，一定周期のタイミン
グでイネーブル信号ＥＮＩによりセット・リセットされ
、その出力をイネーブル信号ＥＮ２としてバツファメモ
リ４に出力している． 副走査装Ｗ１９は、原稿画像に対してＣＣＤラインイメ
ージセンサ１を副走査するもので、ＣＰＵｌＯは，所定
のタイミングで副走査装Ｉ！９を制御するものである． クロック回路ｌ１は、以上の各回路に動作タイミングの
基準となるクロツク信号ＣＬＫとライン同期信号ＬＮＳ
ＹＮを出力するものである．以上の構或で、本実施例の
画像読取装置は、電源が投入されると、クロツク回路１
ｌからは、常時図示せぬクロック信号ＣＬＫと、第２図
（ａ）に示すようなライン同期信号ＬＮＳＹＮが出力さ
れる．これにより．ＣＯＤラインイメージセンサｌは、
ライン同期信号ＬＮＳＹＮに同期して画信号を出力する
．また．Ａ／Ｄ変換回１Ｎ＆２はその両信号をデジタル
信号の画情報に変換し、画情報処理回路３は、その駒情
報をバッファメモリ４側に出力する．一方、ホストコン
ピュータは、画像読み取りの起動操作が行なわれると、
同図（ｂ）に示すように、ビジー／レディ信号Ｂ／Ｒを
ローレベル（以下　１１　Ｌ＃と略す）、つまりレディ
状態にする． 第３図は、タイマ回路７の動作を示したもので、ビジー
／レディ信号Ｂ／Ｒが”Ｌ″になると（処理１０１のＹ
），第２図（Ｃ）に示すように、直ちにイネーブル信号
ＥＮＩをハイレベル（以下、′Ｈ”と略す）にする（処
理１０２）．フリップフロップ８は、イネーブル信号Ｅ
Ｎ１が”Ｈｊｌになると、第２図（ｄ）に示すように、
ライン同期信号ＬＮＳＹＮのタイミングでイネーブル信
号ＥＮ２を″Ｈ”にする． イネーブル信号ＥＮ２が”■”になると，バッファメモ
リ４は、画情報処理回路３から出力される画情報の格納
する一方、ＣＰＵＩＯは，所定の副走査制御を開始する
．これにより、第２図（ｅ）に示すように、読み取られ
た原稿画像の画情報が、１ライン目の画情報Ｌ１から順
次１バイトずつバツファメモリ４に格納される。

画情報Ｌ１を格納すると，ＤＭＡ制御回路５は、その画
情報を１バイトずつ読み出してインタフェース回路６に
転送する．インタフェース回路６は，転送された１バイ
トの画情報をデータ信号ＤＡＴＡとして出力すると共に
、第４図（ａ）に示すように、″Ｌ”で有効となるスト
ローブ信号ＳＴＢを１パルス出力する． ホストコンピュータは、そのストローブ信号ＳＴＢのパ
ルスに同期してデータ信号ＤＡＴＡを読み取り、同図（
ｂ）に示すように，ビジー／レデイ信号Ｂ／Ｒをｌｊ　
Ｈ　１１にする。そして、次の画情報の読み取りが可能
になると、ビジー／レディ信号Ｂ／Ｒを再び”Ｌ”にす
る．インタフェース回路６は，ビジー／レデイ信号Ｂ／
Ｒが”Ｌ”になると、ＤＭＡ制御回路５から次の１バイ
トの画情報を取り込んで．上記と同様に出力する． このようにして．第２図（ｆ）に示すように、１ライン
目の画情報が順次送出される．また、１ライン目の画情
報の送出が終わると、ＤＭＡ制御回路５から次のライン
の画情報が読み出して，同様に送出する。

一方、タイマ回路７は、前記動作でイネーブル信号ＥＮ
Ｉを′″Ｈｌ＋にした後、ビジー／レディ信号Ｂ／Ｒが
”Ｈ＋ｌになるのを監視する（第３図、処理１０３のＮ
のループ）。

そして、ビジー／レディ信号Ｂ／Ｒが一旦１１　Ｈ　Ｉ
＋になるとく処理１０３のＹ），時間経過監視用のカウ
ンタ動作をスタートし（処理１０４）、その後、予め設
定された一定時間Ｔａの期間、ビジー／レディ信号Ｂ／
Ｒが”１１１になるかどうか監視する（処理１０５、処
理１０５のＮより処理１０６、処理１０６のＮより処理
１０５へ）。

上記一定時間Ｔａは、バッファメモリ４の容量，および
画情報の読み取り速度とホストコンピュータの画情報受
信能力との差により適正な時間が設定されている．例え
ば、バッファメモリ４の容量が大きい場合あるいはホス
トコンピュータの画情報受信能力が高い場合には長く設
定される．また、この一定時間Ｔａは、第４図で説明し
た画情報の■バイトの転送周期よりも必ず長く設定され
ている。

従って．上記画情報の転送を開始すると、一定時間Ｔａ
内にビジー／レディ信号Ｂ／Ｒが”Ｌ７１になる．タイ
マ回路７は、ビジー／レディ信号Ｂ／ＲがＩＩＬ”にな
ると（処理１０６のＹ）、上記カウンタの動作を停止さ
せ（処理１０７）．前記ビジー／レデイ信号Ｂ／Ｒの監
視に戻る（処理１０３へ）。

ところで、ホストコンピュータは、例えば、画情報の処
理などの必要に応じて，第２図（ｂ），（ｆ）の（イ）
で示すように、ビジー／レディ信号Ｂ／ＲをＩＩ　Ｈ　
ｔＴで保持して画情報の取り込みを一時停止する。

タイマ回路７は、このようにして，ビジー／レディ信号
Ｂ／Ｒが７１　Ｈ　７＋のまま一定時間Ｔａ以上経過す
ると（処理１０５のＹ）、イネーブル信号ＥＮＩを″Ｌ
′″にする（処理１０８）。そして、前記カウンタの動
作を停止させ（処理１０９７）、前記ビジー／レデイ信
号Ｂ／Ｒの監視に戻る（処理１０１へ）。

第２図の（イ）の区間では、一旦イネーブル信号ＥＮｌ
が”Ｌ”になるが、その後すぐ、ビジー／レディ信号Ｂ
／Ｒが”Ｌ”になって，イネーブル信号ＥＮＩが”Ｈｌ
＋に戻っている。これにより、同図（ｅ）に示すように
、画情報の読み取りが途切れることなく続行している． 一方、第２図（口）に示すように、ホストコンピュータ
が、比較的長い時間画情報の取り込みを停止したとする
。この場合、イネーブル信号ＥＮＩが″Ｌ”の時点でラ
イン同期信号ＬＮＳＹＮの１パルスが出力されると、フ
リップフロップ８は、リセットする。

これにより、同図（ｅ），（ｄ）に示すように，イネー
ブル信号ＥＮ２が”Ｌ”になり、画情報ｌラインの読み
取りが一時停止する． この後、ビジー／レディ信号Ｂ／Ｒが”Ｈ”になると、
ホストコンピュータへの画情報の転送が再開され、次の
ライン同期信号ＬＮＳＹＮのタイミングで次のラインの
画像読み取りが再開する。

以上のように、本実施例によれば、ビジー／レディ信号
Ｂ／Ｒが一定時間Ｔａ以上”Ｈｊｌを保持するとイネー
ブル信号ＥＮＩを“し”にし、ビジー／レデイ信号Ｂ／
Ｒが”Ｌ”になるとイネーブル信号ＥＮＩを直ちにＩＩ
　８　７１に戻すようにし、ライン同期信号ＬＮＳＹＮ
の１パルスが出力された時点でイネーブル信号ＥＮＩが
ＰＩ　Ｌ　＋＋のときのみ、画情報の読み取りを一時停
止するようにしている。

これにより、従来は、第６図の（口）に示したように画
情報の読み取りが停止していた場合でも，本実施例では
、第２図（イ）に示すように、連続して画情報を読み取
ることができる。これにより、原稿画像の読み取り速度
を向上させることができるようになる。

ところで、上述の実施例では、バッファメモリ４への画
情報の格納を有効にするイネーブル信号ＥＮ２は、タイ
マ回路７とフリップフロップ８というハードウェア回路
から取り出すようにしたが、ＣＰＵ１０を利用すること
も可能である。

第５図は、このような他の実施例を示したもので、エッ
ジ検出回路１２は、ビジー／レディ信号Ｂ／Ｒの立上が
り立ち下がりを検知して、それらの時点でＣＰＵＩＯに
割込みをかける．ＣＰＵ１０は，その割込み処理により
、ビジー／レディ信号Ｂ／Ｒの変化を監視し、前記実施
例と同様のタイミングでオンオフするイネーブル信号Ｅ
Ｎ２を作成して、ブリップフロップ８に出力する。

この構威によれば，時間監視やイネーブル信号ＥＮ２の
オンオフは、ＣＰＵＩＯのソウトウェアのタイマ機能に
より実現することができるので、ハードウエア構成が簡
単になる． なお，第２図で説明した実施例では，ホストコンピュー
タがｌラインの画情報を受信する速度が、ｌラインの画
像を読み取る速度より速い場合について説明したが、ホ
ストコンピュータの受信速度が遅くなる場合が考えられ
る． 例えば、第６図（ａ），（ｂ）に示すように、ホストコ
ンピュータのビジー／レディ信号Ｂ／ＲがｊｌＨ”にな
る期間が長くなると、画情報を１バイトずつ転送する速
度が遅れる．いま仮に、１ラインｌ００バイトの画情報
を５ｍｓで読み取るものとすると、ホストコンピュータ
が１バイトずつ画情報を受信する時間間隔が５０μｓを
越えるようになると，一定時間後、バッファメモリがオ
ーバフローしてしまう．そこで、ビジー／レディ信号Ｂ
／Ｒが、５０μｓ以上の予め設定した時間Ｔａだけ”Ｈ
ｏｐになったとき、イネーブル信号ＥＮＩを”Ｌ”にす
るようにすれば、ホストコンピュータの受信速度が遅く
なる場合においても、バッファメモリのオーバフローを
防止することができる． また，以上の実施例では，タイマ回路で監視する時間は
一定にしたが、配設されるバッファメモリの容量やホス
トコンピュータの受信能力が変わる場合のために、タイ
マ回路にプログラマブルタイマを配設して、ＣＰＵで適
正な監視時間を設定するようにしてもよい． ［発明の効果］ 以上のように、本発明によれば、外部装置がビジー状態
になって画情報の受信が停止すると，一定時間経過後、
画像読み取りを停止するようにしたので，バッファメモ
リを画情報のライン単位でなくバイト単位で管理するこ
とができ，実際にバッファメモリに空きがなくなるまで
，画像読み取りを続行することができるので、原稿画像
の読み取り速度を向上させることができるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る画像読取装置のブロッ
ク構成図、第２図は画像読取時の各信号と動作を示すタ
イムチャート、第３図はタイマ回路の動作を示すフロー
チャート．第４図はビジー／レディ信号とストローブ信
号のタイムチャート、第５図は本発明の他の実施例にお
いて第１図と異なる部分のブロック構成図、第６図はイ
ネーブル信号の他の制御方法を示す各信号のタイムチャ
ート、第７図は従来の画像読取時の各信号と動作を示す
タイムチャートである． １・・・ＣＯＤラインイメージセンサ，２゜・−Ａ／Ｄ
変換回路、３・・・画情報処理回路、４・・・バッファ
メモリ，５・・・ＤＭＡ制御回路，６・・・インタフェ
ース回路，７・・・タイマ回路、８・・・フリップフロ
ップ、９・・・副走査装置、１０・・・ＣＰＵ、１１・
・・クロック回路，１２・・・エッジ検出回路． 工　＼ Ｓｎ 《 第 ３ 図 第 ４ 図

Claims (1)

【特許請求の範囲】
1. １ラインずつ画像を読み取りながら得られた画情報を外
   部装置に送出する画像読取装置において、画情報処理用
   の基準タイミングを示す同期信号を出力する同期信号出
   力手段と、上記基準タイミングで１ラインずつ画情報の
   読み取りを実行する画情報読取手段と、読み取った画情
   報を一時格納する一定容量のバッファメモリと、上記外
   部装置のビジー／レディ状態を判別する判別手段と、上
   記外部装置がレディ状態になるごとに上記バッファメモ
   リから画情報を一定量ずつ読み出してその外部装置に送
   出する画情報送出手段と、１ラインの画情報の読み取り
   を実行すべき上記基準タイミングにおいて上記外部装置
   がビジー状態であると共にそのビジー状態が一定時間以
   上継続している場合画像読み取りを一時停止する読取停
   止手段と、１ラインの画情報の読み取りを実行すべき上
   記基準タイミングにおいてその時点以前の上記一定時間
   以内に上記外部装置がレディ状態になっている場合画像
   読み取りを再開する読取再開手段とを備えていることを
   特徴とする画像読取装置。