JPH0316165A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0316165A JPH0316165A JP32820589A JP32820589A JPH0316165A JP H0316165 A JPH0316165 A JP H0316165A JP 32820589 A JP32820589 A JP 32820589A JP 32820589 A JP32820589 A JP 32820589A JP H0316165 A JPH0316165 A JP H0316165A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- layer
- electrode
- hydrogen
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
多結晶半導体層よりなる抵抗体をもって横或される抵抗
の抵抗値を安定化して、抵抗値のばらつきを少なくする
改良に関し、 高温工程を経ても抵抗値が変動することがなく安定して
おり、抵抗値のばらつきの少ない抵抗を提供することを
目的とし、 この目的は、下記いずれかの手段をもっても達戒される
．第ｌの手段は、半導体基板上に多結晶半導体層よりな
る抵抗体が形成され、この多結晶半導体層よりなる抵抗
体は電極形成領域を有し、この電極形戒領域には導電物
質よりなる電極が形成されている抵抗を有する半導体装
置において、前記の多結晶半導体層よりなる抵抗体は、
その周囲が、電極形成領域を除いて、水素の透過を実質
的に阻止する絶縁物層をもって覆われるように構戒され
る。第２の手段は、前記の電極形戒頷域においては、前
記の多結晶半導体層よりなる抵抗体と前記の電極との間
に、水素がその中に拡散する拡散係数が前記の電極の材
料中に拡散する拡散係数より小さい導電性物質が介在す
るように構戒される。第３の手段は、前記の多結晶半導
体層よりなる抵抗体と前記の絶縁物層との間に、ストレ
ス緩衝物質層が介在するように構威される。
の抵抗値を安定化して、抵抗値のばらつきを少なくする
改良に関し、 高温工程を経ても抵抗値が変動することがなく安定して
おり、抵抗値のばらつきの少ない抵抗を提供することを
目的とし、 この目的は、下記いずれかの手段をもっても達戒される
．第ｌの手段は、半導体基板上に多結晶半導体層よりな
る抵抗体が形成され、この多結晶半導体層よりなる抵抗
体は電極形成領域を有し、この電極形戒領域には導電物
質よりなる電極が形成されている抵抗を有する半導体装
置において、前記の多結晶半導体層よりなる抵抗体は、
その周囲が、電極形成領域を除いて、水素の透過を実質
的に阻止する絶縁物層をもって覆われるように構戒され
る。第２の手段は、前記の電極形戒頷域においては、前
記の多結晶半導体層よりなる抵抗体と前記の電極との間
に、水素がその中に拡散する拡散係数が前記の電極の材
料中に拡散する拡散係数より小さい導電性物質が介在す
るように構戒される。第３の手段は、前記の多結晶半導
体層よりなる抵抗体と前記の絶縁物層との間に、ストレ
ス緩衝物質層が介在するように構威される。
？産業上の利用分野］
本発明は、多結晶半導体層よりなる抵抗体をも■ってＩ
威される抵抗の抵抗値を安定化して、抵抗値のばらつき
を少なくする改良に関する．〔従来の技術〕 第６図参照 第６図は、従来技術に係る抵抗の構戒図である．図にお
いて、１は例えばシリコン基板であり、２と６とは二酸
化シリコン等の絶縁物層であり、４は例えば多結晶シリ
コン層からなる抵抗体であり、９はアル逅ニウム等から
なる電極である．第６図に層構成を示す従来技術に係る
抵抗の製造方法の一例を以下に説明する．シリコン基Ｆ
ｉｌ上にＣｖＤ法等を使用して二酸化シリコン層２を０
． ３ ｎ厚程度に形成し、次いで、ＣＶＤ法等を使用
して抵抗体４をなす多結晶シリコン層を０．３ｎ厚程度
に形成し、その後、１，１００゜Ｃのアニールをなして
多結晶シリコンのグレインを戒長した後に、ボロン等の
不純物を打ち込みエネルギー３５ＫｅＶ、ドーズ量７
Ｘ １ ０ ”ｃｍ−”程度をもってイオン注入し、ア
ニールをなした後、必要とする抵抗値に対応する形状に
パターニングする．ＣＶＤ法等を使用して二酸化シリコ
ン層６を０．２ｊｌ厚程度に形成し、これをパターニン
グして電極形成領域１０に開口を形成し、ボロン等の不
純物を打ち込みエネルギー１ ０ＫｅＶ、ドーズ量Ｉ
Ｘ １ ０ ”ｃｓ−”程度をもってイオン注入し、ア
ニールをなした後、アルミニウム層を形成し、これをパ
ターニングして電極９を形戒する． 〔発明が解決しようとする課題］ ところで、配線形戒等の高温工程を経ると、抵抗の抵抗
値が変動し、ウエーハ面内において抵抗値にばらつきが
生ずるという現象がある．この変動原因の一つとして、
多結晶シリコンの粒界の界面単位の変動が知られている
．多結晶シリコンの界面準付に水素がトラップされると
、一般に抵抗値は低くなる．シリコン基板、多結晶シリ
コン、アルξニウム等の中には水素が存在するので、ア
ニールやスバッタ等の高温工程において、これらの水素
が抵抗体４をなす多結晶シリコン層の中に拡散し、それ
が多結晶シリコンの界面準位にトラップされて抵抗値が
低下するものと考えられている．また、抵抗体４をなす
多結晶シリコン層にストレスが作用すると、抵抗値が変
化してばらつきが大きくなるという現象がある． 本発明の目的は、これらの欠点を解消することにあり、
高温工程を経ても抵抗値が変動することがなく安定して
おり、抵抗値のばらつきの少ない抵抗を提供することに
ある． 〔諜朋を解決するための手段〕 上記の目的は、下記いずれの手段によっても達成される
． 第１の手段は、半導体基板（１）上に多結晶半導体層よ
りなる抵抗体（４）が形成されており、この多結晶半導
体層よりなる抵抗体（４）は電極形成領域（１０）を有
し、この電極形戒領域（１０）には導電物質よりなる電
極（９）が形成されている抵抗を有する半導体装置にお
いて、前記の多結晶半導体層よりなる抵抗体（４）は、
その周囲が、電極形成領域（１０）を除いて、水素の透
過を実質的に阻止する絶縁物層（３）（５）をもって覆
われている半導体装置である． 第２の手段は、前記の電極形７ｉ！ＳＪＩ域（１０）に
おいて、前記の多結晶半導体層よりなる抵抗体（４）と
前記の電極（９）との間に、水素がその中に拡散する拡
散係数が前記の電極（９）の材料中に拡散する拡散係数
より小さい導電性物質（８）が介在している半導体装置
である． 第３の手段は、前記の多結晶半導体層よりなる抵抗体（
４）と前記の絶縁物層（３）（５）との間に、ストレス
緩衝物質層（１１） （１２） （１３）が介在し
ている半導体装置である。
威される抵抗の抵抗値を安定化して、抵抗値のばらつき
を少なくする改良に関する．〔従来の技術〕 第６図参照 第６図は、従来技術に係る抵抗の構戒図である．図にお
いて、１は例えばシリコン基板であり、２と６とは二酸
化シリコン等の絶縁物層であり、４は例えば多結晶シリ
コン層からなる抵抗体であり、９はアル逅ニウム等から
なる電極である．第６図に層構成を示す従来技術に係る
抵抗の製造方法の一例を以下に説明する．シリコン基Ｆ
ｉｌ上にＣｖＤ法等を使用して二酸化シリコン層２を０
． ３ ｎ厚程度に形成し、次いで、ＣＶＤ法等を使用
して抵抗体４をなす多結晶シリコン層を０．３ｎ厚程度
に形成し、その後、１，１００゜Ｃのアニールをなして
多結晶シリコンのグレインを戒長した後に、ボロン等の
不純物を打ち込みエネルギー３５ＫｅＶ、ドーズ量７
Ｘ １ ０ ”ｃｍ−”程度をもってイオン注入し、ア
ニールをなした後、必要とする抵抗値に対応する形状に
パターニングする．ＣＶＤ法等を使用して二酸化シリコ
ン層６を０．２ｊｌ厚程度に形成し、これをパターニン
グして電極形成領域１０に開口を形成し、ボロン等の不
純物を打ち込みエネルギー１ ０ＫｅＶ、ドーズ量Ｉ
Ｘ １ ０ ”ｃｓ−”程度をもってイオン注入し、ア
ニールをなした後、アルミニウム層を形成し、これをパ
ターニングして電極９を形戒する． 〔発明が解決しようとする課題］ ところで、配線形戒等の高温工程を経ると、抵抗の抵抗
値が変動し、ウエーハ面内において抵抗値にばらつきが
生ずるという現象がある．この変動原因の一つとして、
多結晶シリコンの粒界の界面単位の変動が知られている
．多結晶シリコンの界面準付に水素がトラップされると
、一般に抵抗値は低くなる．シリコン基板、多結晶シリ
コン、アルξニウム等の中には水素が存在するので、ア
ニールやスバッタ等の高温工程において、これらの水素
が抵抗体４をなす多結晶シリコン層の中に拡散し、それ
が多結晶シリコンの界面準位にトラップされて抵抗値が
低下するものと考えられている．また、抵抗体４をなす
多結晶シリコン層にストレスが作用すると、抵抗値が変
化してばらつきが大きくなるという現象がある． 本発明の目的は、これらの欠点を解消することにあり、
高温工程を経ても抵抗値が変動することがなく安定して
おり、抵抗値のばらつきの少ない抵抗を提供することに
ある． 〔諜朋を解決するための手段〕 上記の目的は、下記いずれの手段によっても達成される
． 第１の手段は、半導体基板（１）上に多結晶半導体層よ
りなる抵抗体（４）が形成されており、この多結晶半導
体層よりなる抵抗体（４）は電極形成領域（１０）を有
し、この電極形戒領域（１０）には導電物質よりなる電
極（９）が形成されている抵抗を有する半導体装置にお
いて、前記の多結晶半導体層よりなる抵抗体（４）は、
その周囲が、電極形成領域（１０）を除いて、水素の透
過を実質的に阻止する絶縁物層（３）（５）をもって覆
われている半導体装置である． 第２の手段は、前記の電極形７ｉ！ＳＪＩ域（１０）に
おいて、前記の多結晶半導体層よりなる抵抗体（４）と
前記の電極（９）との間に、水素がその中に拡散する拡
散係数が前記の電極（９）の材料中に拡散する拡散係数
より小さい導電性物質（８）が介在している半導体装置
である． 第３の手段は、前記の多結晶半導体層よりなる抵抗体（
４）と前記の絶縁物層（３）（５）との間に、ストレス
緩衝物質層（１１） （１２） （１３）が介在し
ている半導体装置である。
なお、前記の絶縁物層をなす絶縁吻としては、窒化シリ
コン、炭化シリコンの群から選択された絶縁物が好適で
ある． また、前記の水素がその中に拡散する拡散係数が前記の
電極（９）の材料中に拡散する拡散係数より小さい導電
性物質としては、チタンナイトライドとチタンタングス
テンと白金シリサイドとモリブデンシリサイドとタング
ステンシリサイドとチタンシリサイドとコバルトシリサ
イドとの群から選択された導電体が好適である． さらに、前記のストレス緩衝物質としては、二酸化シリ
コン、酸化窒化シリコンの群から選沢された物質が好適
である． 〔作用］ 本発明に係る抵抗においては、多結晶半導体層よりなる
抵抗体４の電極形成頷域１０を除く領域は、水素の透過
を実質的に阻止する窒化シリコン、炭化シリコン等の絶
縁物層３・５によって覆われているので、半導体基Ｆｉ
ｌ及び雰囲気中に存在する水素が、アニール、スパッタ
等の高温工程において抵抗体４をなす多結晶半導体層中
に拡散しにくいので、多結晶半導体層の粒界の界面単位
に水素がトラップされることがなく、抵抗値が変動する
ことがなくなって、抵抗値のばらつきの少ない抵抗が形
成される． また、多結晶半導体層よりなる抵抗体４とｉ電極９との
間に、水素の拡散係数が電極９の材料中に拡散する拡散
係数より小さいチタンナイトライド、チタンタングステ
ン、白金シリサイド、モリブデンシリサイド、タングス
テンシリサイド、チタンシリサイド、コバルトシリサイ
ド等の導電物質８によって覆われると、電極９に存在す
る水素が多結晶半導体層中に拡敗しにく＼なり、抵抗値
のばらつきは一層少なくなる． さらに、抵抗体４と絶縁物Ｎ３・５との間に二酸化シリ
コン、酸化窒化シリコン（ＳｉＯｘＮｙ）等のストレス
緩衝ｖｙＪ１ｔ層１１・１２・１３が設けられると、抵
抗体４と絶縁物層３・５との間に発生するストレスが緩
和され、ストレスに起因する界面準位密度が低減される
ので、抵抗値のばらつきがさらに改善される． 〔実施例〕 以下、図面を参照しつ状本発明の二つの実施例に係る抵
抗の製造方法について説明し、本発明のＮＩＩａをさら
に明らかにする． 第」」脛 第２図参照 例えばシリコン基ｖｉ．ｌ上に、ＣＶＤ法等を使用して
二酸化シリコン層２を約０．３ｎ厚に形成し、次いで、
本発明に係る窒化シリコン等のｗＡ縁物層３を約０．ｌ
ｎ厚に形戒し、その上に、多結晶シリコン層４を約０．
３ｎ厚に形成する． 多結晶シリコンのダレインを威長させて粒界界面を減少
することと、その中に含まれている水素を除去すること
鷲によって抵抗の安定化をはかるため、窒素ガス中にお
いて約１，１００゜Ｃの温度に加熱し、約１時間アニー
ルする． ボロン等の不純物を注入エネルギー約３５ＫｅＶ、ドー
ズ量約７ Ｘ Ｉ Ｏ １ｃｍ−寡をもってイオン注入
し、窒素ガス中において約９００℃の温度に加熱し、約
１時間アニールして活性化した後、必要とする抵抗値に
対応する形状にバターニングする． 第３図参照 ＣＶＤ法等を使用して本発明に係る窒化シリコン等の絶
縁物層５を約０．１ｎ厚に形成し、その上に必要に応じ
二酸化シリコン層６を約０．２μ厚に形成し、これらを
バターニングして、電極形戒領域１０に開口を形戒する
。
コン、炭化シリコンの群から選択された絶縁物が好適で
ある． また、前記の水素がその中に拡散する拡散係数が前記の
電極（９）の材料中に拡散する拡散係数より小さい導電
性物質としては、チタンナイトライドとチタンタングス
テンと白金シリサイドとモリブデンシリサイドとタング
ステンシリサイドとチタンシリサイドとコバルトシリサ
イドとの群から選択された導電体が好適である． さらに、前記のストレス緩衝物質としては、二酸化シリ
コン、酸化窒化シリコンの群から選沢された物質が好適
である． 〔作用］ 本発明に係る抵抗においては、多結晶半導体層よりなる
抵抗体４の電極形成頷域１０を除く領域は、水素の透過
を実質的に阻止する窒化シリコン、炭化シリコン等の絶
縁物層３・５によって覆われているので、半導体基Ｆｉ
ｌ及び雰囲気中に存在する水素が、アニール、スパッタ
等の高温工程において抵抗体４をなす多結晶半導体層中
に拡散しにくいので、多結晶半導体層の粒界の界面単位
に水素がトラップされることがなく、抵抗値が変動する
ことがなくなって、抵抗値のばらつきの少ない抵抗が形
成される． また、多結晶半導体層よりなる抵抗体４とｉ電極９との
間に、水素の拡散係数が電極９の材料中に拡散する拡散
係数より小さいチタンナイトライド、チタンタングステ
ン、白金シリサイド、モリブデンシリサイド、タングス
テンシリサイド、チタンシリサイド、コバルトシリサイ
ド等の導電物質８によって覆われると、電極９に存在す
る水素が多結晶半導体層中に拡敗しにく＼なり、抵抗値
のばらつきは一層少なくなる． さらに、抵抗体４と絶縁物Ｎ３・５との間に二酸化シリ
コン、酸化窒化シリコン（ＳｉＯｘＮｙ）等のストレス
緩衝ｖｙＪ１ｔ層１１・１２・１３が設けられると、抵
抗体４と絶縁物層３・５との間に発生するストレスが緩
和され、ストレスに起因する界面準位密度が低減される
ので、抵抗値のばらつきがさらに改善される． 〔実施例〕 以下、図面を参照しつ状本発明の二つの実施例に係る抵
抗の製造方法について説明し、本発明のＮＩＩａをさら
に明らかにする． 第」」脛 第２図参照 例えばシリコン基ｖｉ．ｌ上に、ＣＶＤ法等を使用して
二酸化シリコン層２を約０．３ｎ厚に形成し、次いで、
本発明に係る窒化シリコン等のｗＡ縁物層３を約０．ｌ
ｎ厚に形戒し、その上に、多結晶シリコン層４を約０．
３ｎ厚に形成する． 多結晶シリコンのダレインを威長させて粒界界面を減少
することと、その中に含まれている水素を除去すること
鷲によって抵抗の安定化をはかるため、窒素ガス中にお
いて約１，１００゜Ｃの温度に加熱し、約１時間アニー
ルする． ボロン等の不純物を注入エネルギー約３５ＫｅＶ、ドー
ズ量約７ Ｘ Ｉ Ｏ １ｃｍ−寡をもってイオン注入
し、窒素ガス中において約９００℃の温度に加熱し、約
１時間アニールして活性化した後、必要とする抵抗値に
対応する形状にバターニングする． 第３図参照 ＣＶＤ法等を使用して本発明に係る窒化シリコン等の絶
縁物層５を約０．１ｎ厚に形成し、その上に必要に応じ
二酸化シリコン層６を約０．２μ厚に形成し、これらを
バターニングして、電極形戒領域１０に開口を形戒する
。
ボロン等の不純物を打ち込みエネルギー１０ＫｅＶ、ド
ーズ量約Ｉ Ｘ １ ０ ”ｃｔａ−”をもってイオン
注入して電極形１ｖ．ｔｒｉ域１０の多結晶シリコン層
４にコンタクト補償拡散をなし、窒素ガス中において約
１，１００″Ｃの温度に加熱し、約１０秒間アニールす
る． アニール工程において電極形成領域１０に露出する多結
晶シリコン層４の表面に形戒された二酸化シリコンを除
去する． 第１図（ａ）参照 コンタクト抵抗を下げるため、必要に応じスパッタ法等
を使用してアルミニウム膜７を約Ｉｏｎｓ厚に形成し、
次いで、スパッタ法等を使用して本発明に係るチタンナ
イトライド等の導電性物質８を約０． ４ ｎ厚に形戊
し、さらにアル旦ニウム膜を約０．６ｕ厚に形成し、こ
れをパターニングして電極９を形戒する． ２巳し社 第４図参照 例えばシリコン基板ｌ上に、ＣＶＤ法等を使用して二酸
化シリコン層２を約０．３ｐｍＨに形戒し、その上に、
窒化シリコン等の絶縁物層３を約０．Ｉｎ厚に形成する
。次いで、二酸化シリコン等のストレス緩衝物質層ｌ１
を約０．０３ｎ厚に形戒し、さらに、多結晶シリコン層
４を約０． ３ ｎ厚に形戒する．９００゜Ｃにおいて
乾燥酸化させて約０．０３ｎ厚の二酸化シリコンよりな
るストレス緩衝物質層１２を形成する．次いで、多結晶
シリコンのグレインを成長させて粒界界面を減少するこ
と＼、その中に含まれている水素を除去すること＼によ
って抵抗の安定化をはかるため、窒素ガス中において１
．１００゜Ｃの温度に加熱し、約１時間アニールする．
ボロン等の不純物を注入エネルギー約３５ＫｅＶ、ドー
ズ量約７ Ｘ Ｉ Ｏ １ｃｔａ−”をもってイオン注
入し、窒素ガス中において約９ ０ ０ ’Ｃの温度に
加熱し、約１時間アニールして活性化した後、二酸化シ
リコンよりなるストレス緩衝物質層１２と多結晶シリコ
ン層４と二酸化シリコン等のストレス緩衝物質層１ｌと
をエッチングして必要とする抵抗値に対応する形状にパ
ターニングする．第５図参照 ＣＶＤ法等を使用して二酸化シリコンを約０．０３４ｍ
厚に形成し、反応性イオンエッチング法を使用してエッ
チングをなし、多結晶シリコン層４の側壁のみに二酸化
シリコンよりなるストレス緩衝物質層１３を形成する。
ーズ量約Ｉ Ｘ １ ０ ”ｃｔａ−”をもってイオン
注入して電極形１ｖ．ｔｒｉ域１０の多結晶シリコン層
４にコンタクト補償拡散をなし、窒素ガス中において約
１，１００″Ｃの温度に加熱し、約１０秒間アニールす
る． アニール工程において電極形成領域１０に露出する多結
晶シリコン層４の表面に形戒された二酸化シリコンを除
去する． 第１図（ａ）参照 コンタクト抵抗を下げるため、必要に応じスパッタ法等
を使用してアルミニウム膜７を約Ｉｏｎｓ厚に形成し、
次いで、スパッタ法等を使用して本発明に係るチタンナ
イトライド等の導電性物質８を約０． ４ ｎ厚に形戊
し、さらにアル旦ニウム膜を約０．６ｕ厚に形成し、こ
れをパターニングして電極９を形戒する． ２巳し社 第４図参照 例えばシリコン基板ｌ上に、ＣＶＤ法等を使用して二酸
化シリコン層２を約０．３ｐｍＨに形戒し、その上に、
窒化シリコン等の絶縁物層３を約０．Ｉｎ厚に形成する
。次いで、二酸化シリコン等のストレス緩衝物質層ｌ１
を約０．０３ｎ厚に形戒し、さらに、多結晶シリコン層
４を約０． ３ ｎ厚に形戒する．９００゜Ｃにおいて
乾燥酸化させて約０．０３ｎ厚の二酸化シリコンよりな
るストレス緩衝物質層１２を形成する．次いで、多結晶
シリコンのグレインを成長させて粒界界面を減少するこ
と＼、その中に含まれている水素を除去すること＼によ
って抵抗の安定化をはかるため、窒素ガス中において１
．１００゜Ｃの温度に加熱し、約１時間アニールする．
ボロン等の不純物を注入エネルギー約３５ＫｅＶ、ドー
ズ量約７ Ｘ Ｉ Ｏ １ｃｔａ−”をもってイオン注
入し、窒素ガス中において約９ ０ ０ ’Ｃの温度に
加熱し、約１時間アニールして活性化した後、二酸化シ
リコンよりなるストレス緩衝物質層１２と多結晶シリコ
ン層４と二酸化シリコン等のストレス緩衝物質層１ｌと
をエッチングして必要とする抵抗値に対応する形状にパ
ターニングする．第５図参照 ＣＶＤ法等を使用して二酸化シリコンを約０．０３４ｍ
厚に形成し、反応性イオンエッチング法を使用してエッ
チングをなし、多結晶シリコン層４の側壁のみに二酸化
シリコンよりなるストレス緩衝物質層１３を形成する。
ＣＶＤ法等を使用して、窒化シリコン等の絶縁物層５を
約０．１ｎ厚に形成し、その上に二酸化シリコン層６を
約０．２ｎ厚に形戒し、二酸化シリコン層６と窒化シリ
コン等の絶縁物層５と二酸化シリコンよりなるストレス
緩衝物質層１２とをバターニングして電極形戒領域１０
に開口を形成する。
約０．１ｎ厚に形成し、その上に二酸化シリコン層６を
約０．２ｎ厚に形戒し、二酸化シリコン層６と窒化シリ
コン等の絶縁物層５と二酸化シリコンよりなるストレス
緩衝物質層１２とをバターニングして電極形戒領域１０
に開口を形成する。
ボロン等の不純物を打ち込みエネルギー１０ＫｅＶ，
ドーズ量約Ｉ Ｘ １ ０ ”ｃ＋ｒ”をもってイオ
ン注入して電極形成領域１０の多結晶シリコン層４にコ
ンタクト補償拡散をなし、窒素ガス中において約１，１
００゜Ｃの温度に加熱し、約１０秒間アニールする。
ドーズ量約Ｉ Ｘ １ ０ ”ｃ＋ｒ”をもってイオ
ン注入して電極形成領域１０の多結晶シリコン層４にコ
ンタクト補償拡散をなし、窒素ガス中において約１，１
００゜Ｃの温度に加熱し、約１０秒間アニールする。
アニール工程において電極形成領域１０に露出する多結
晶シリコン層４の表面に形成された二酸化シリコン層を
除去する． 第ｌ図（ｂ）参照 コンタクト抵抗を下げるため、必要に応しスパッタ法等
を使用してアルミニウム膜７を約Ｉｏｎ一厚に形戒し、
次いで、スパッタ法等を使用して本発明に係るチタンナ
イトライド等の導電性物質８を約０． ４ ｎ厚に形成
し、さらにアルミニウム膜を約０．６ｕ厚に形成し、こ
れをパターニングして電極９を形戒する。
晶シリコン層４の表面に形成された二酸化シリコン層を
除去する． 第ｌ図（ｂ）参照 コンタクト抵抗を下げるため、必要に応しスパッタ法等
を使用してアルミニウム膜７を約Ｉｏｎ一厚に形戒し、
次いで、スパッタ法等を使用して本発明に係るチタンナ
イトライド等の導電性物質８を約０． ４ ｎ厚に形成
し、さらにアルミニウム膜を約０．６ｕ厚に形成し、こ
れをパターニングして電極９を形戒する。
〔発明の効果）
以上説明せるとおり、本発明に係る抵抗を有する半導体
装置においては、抵抗体をなす多結晶半導体層の電極形
成頷域を除く領域が水素の透過を実質的に阻止する窒化
シリコン、炭化シリコン等の絶縁物層によって覆われ、
また、電極形戒領域においては、水素拡散係数が小さい
チタンナイトライド、チタンタングステン、白金シリサ
イド、モリブデンシリサイド、タングステンシリサイド
、チタンシリサイド、コバルトシリサイド等の導電物質
によって覆われているので、高温工程においても、半導
体基板や電極に含まれる水素、あるいは、雰囲気中に存
在する水素が抵抗体をなす多結晶半導体層中に拡散しに
く＼なり、多結晶半導体層の粒界の界面単位に水素がト
ラップされなくなって、抵抗値が安定し、抵抗値のばら
つきが少なくなった． 抵抗値の変動の有無を実験により確認した結果を以下に
説明する．第２図または第４図に示す工程が終了した段
階、すなわち、多結晶シリコン層にイオン注入してアニ
ールした段階では、シート抵抗値が２０キロオーム／口
であったものが、第ｌ図（ａ）または第１図（ｂ）に示
す最終製造工程終了時には、従来技術に係る抵抗の場合
には８キロオーム／口までシート抵抗値が低下したのに
対し、本発明に係る抵抗の場合には認識しうる程度の変
化はなかった。
装置においては、抵抗体をなす多結晶半導体層の電極形
成頷域を除く領域が水素の透過を実質的に阻止する窒化
シリコン、炭化シリコン等の絶縁物層によって覆われ、
また、電極形戒領域においては、水素拡散係数が小さい
チタンナイトライド、チタンタングステン、白金シリサ
イド、モリブデンシリサイド、タングステンシリサイド
、チタンシリサイド、コバルトシリサイド等の導電物質
によって覆われているので、高温工程においても、半導
体基板や電極に含まれる水素、あるいは、雰囲気中に存
在する水素が抵抗体をなす多結晶半導体層中に拡散しに
く＼なり、多結晶半導体層の粒界の界面単位に水素がト
ラップされなくなって、抵抗値が安定し、抵抗値のばら
つきが少なくなった． 抵抗値の変動の有無を実験により確認した結果を以下に
説明する．第２図または第４図に示す工程が終了した段
階、すなわち、多結晶シリコン層にイオン注入してアニ
ールした段階では、シート抵抗値が２０キロオーム／口
であったものが、第ｌ図（ａ）または第１図（ｂ）に示
す最終製造工程終了時には、従来技術に係る抵抗の場合
には８キロオーム／口までシート抵抗値が低下したのに
対し、本発明に係る抵抗の場合には認識しうる程度の変
化はなかった。
なお、従来技術に係る抵抗において、電極形戊頷域を除
く領域のみを窒化シリコン、炭化シリコン等の絶縁物層
をもって覆った場合には、シート抵抗値は１５キロオー
ム／口まで低下した。これは、半導体製置が微細化する
と、抵抗体の全表面積に対する！極形ｔｃ ８１域の面
積比率が大きくなるため、電極形戒領域を介して多結晶
半導体層中に拡散する水素の量が無視できなくなるため
であり、今後、さらに微細化が進めば、この影響はます
ます大きくなるものと思われる． また、本発明に係る抵抗の抵抗値安定の効果をさらにｉ
ｔｖするため、水素雰囲気中において４５０゜Ｃに加熱
し、１０時間放置したところ、従来技術に係る抵抗のシ
ート抵抗値は４キロオーム／口まで低下したのに対し、
本発明に係る抵抗の場合には変化がなく、極めて安定し
ていることがｌｉ！認された． さらに、抵抗体をなす多結晶半導体層と窒化シリコン、
炭化シリコン等の絶縁物層との間に二酸化シリコン、酸
化窒化シリコン等のストレス緩衝物質層を介在させると
、多結晶半導体層に発生するストレスが緩和され、スト
レスに起囚する界面準位密度が低減して抵抗値 の変動が抑制され、抵抗僅のばらきがさらに改善をもっ
て定義される抵抗僅の分布が、従来の５０％から３０％
に改善された．
く領域のみを窒化シリコン、炭化シリコン等の絶縁物層
をもって覆った場合には、シート抵抗値は１５キロオー
ム／口まで低下した。これは、半導体製置が微細化する
と、抵抗体の全表面積に対する！極形ｔｃ ８１域の面
積比率が大きくなるため、電極形戒領域を介して多結晶
半導体層中に拡散する水素の量が無視できなくなるため
であり、今後、さらに微細化が進めば、この影響はます
ます大きくなるものと思われる． また、本発明に係る抵抗の抵抗値安定の効果をさらにｉ
ｔｖするため、水素雰囲気中において４５０゜Ｃに加熱
し、１０時間放置したところ、従来技術に係る抵抗のシ
ート抵抗値は４キロオーム／口まで低下したのに対し、
本発明に係る抵抗の場合には変化がなく、極めて安定し
ていることがｌｉ！認された． さらに、抵抗体をなす多結晶半導体層と窒化シリコン、
炭化シリコン等の絶縁物層との間に二酸化シリコン、酸
化窒化シリコン等のストレス緩衝物質層を介在させると
、多結晶半導体層に発生するストレスが緩和され、スト
レスに起囚する界面準位密度が低減して抵抗値 の変動が抑制され、抵抗僅のばらきがさらに改善をもっ
て定義される抵抗僅の分布が、従来の５０％から３０％
に改善された．
第１図（ａ）は、本発明の第１の実施例に係る抵抗の断
面図である． 第１図（ｂ）は、本発明の第２の実施例に保る抵抗の断
面図である． 第２図、第３図は、本発明の第１の実施例に係る抵抗の
製造工程図である。 第４図、第５図は、本発明の第２の実施例に係る抵抗の
製造工程図である． 第６園は、従来技術に係る抵抗の断面園である。 １ ・ ・ ２、 ６ ３、 ５ ４ ・ ・ ７ ・ ・ ８ ・ ・ ９ ・ ・ １０・ ・ 基牟反、 ・・酸化シリコン系絶縁物層、 ・・絶縁物層、 抵抗体（多結晶半導体Ｎ）、 アルミニウム膜、 導電性物質、 電極、 電極形戒領域、 ｌ１、 １２、 １３・ ・ストレス緩衝物質層．
面図である． 第１図（ｂ）は、本発明の第２の実施例に保る抵抗の断
面図である． 第２図、第３図は、本発明の第１の実施例に係る抵抗の
製造工程図である。 第４図、第５図は、本発明の第２の実施例に係る抵抗の
製造工程図である． 第６園は、従来技術に係る抵抗の断面園である。 １ ・ ・ ２、 ６ ３、 ５ ４ ・ ・ ７ ・ ・ ８ ・ ・ ９ ・ ・ １０・ ・ 基牟反、 ・・酸化シリコン系絶縁物層、 ・・絶縁物層、 抵抗体（多結晶半導体Ｎ）、 アルミニウム膜、 導電性物質、 電極、 電極形戒領域、 ｌ１、 １２、 １３・ ・ストレス緩衝物質層．
Claims (1)
- 【特許請求の範囲】 ［１］半導体基板（１）上に多結晶半導体層よりなる抵
抗体（４）が形成され、 該多結晶半導体層よりなる抵抗体（４）は電極形成領域
（１０）を有し、 該電極形成領域（１０）には導電物質よりなる電極（９
）が形成されてなる 抵抗を有する半導体装置において、 前記多結晶半導体層よりなる抵抗体（４）はその周囲が
、電極形成領域（１０）を除いて、水素の透過を実質的
に阻止する絶縁物層（３）（５）をもって覆われてなる ことを特徴とする半導体装置。 ［２］前記電極形成領域（１０）において、前記多結晶
半導体層よりなる抵抗体（４）と前記電極（９）との間
に、水素がその中に拡散する拡散係数が前記電極（９）
の材料中に拡散する拡散係数より小さい導電性物質（８
）が介在してなることを特徴とする請求項１記載の半導
体装置。 ［３］前記多結晶半導体層よりなる抵抗体（４）と前記
絶縁物層（３）（５）との間に、ストレス緩衝物質層（
１１）（１２）（１３）が介在してなることを特徴とす
る請求項１または２記載の半導体装置。 ［４］前記絶縁物層は、窒化シリコンと炭化シリコンと
の群から選択された絶縁物からなることを特徴とする請
求項１、２または３記載の半導体装置。 ［５］前記水素がその中に拡散する拡散係数が前記電極
（９）の材料中に拡散する拡散係数より小さい導電性物
質は、チタンナイトライドとチタンタングステンと白金
シリサイドとモリブデンシリサイドとタングステンシリ
サイドとチタンシリサイドとコバルトシリサイドとの群
から選択された導電体であることを特徴とする請求項２
、３または４記載の半導体装置。 ［６］前記ストレス緩衝物質は、二酸化シリコンと酸化
窒化シリコンとの群から選択された物質であることを特
徴とする請求項３、４または５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32820589A JPH0316165A (ja) | 1989-03-09 | 1989-12-20 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5510289 | 1989-03-09 | ||
| JP1-55102 | 1989-03-09 | ||
| JP32820589A JPH0316165A (ja) | 1989-03-09 | 1989-12-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0316165A true JPH0316165A (ja) | 1991-01-24 |
Family
ID=26395956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32820589A Pending JPH0316165A (ja) | 1989-03-09 | 1989-12-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0316165A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326849A (ja) * | 1992-05-20 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002530868A (ja) * | 1998-11-13 | 2002-09-17 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | ポリシリコンレジスタおよびそれを生産する方法 |
-
1989
- 1989-12-20 JP JP32820589A patent/JPH0316165A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326849A (ja) * | 1992-05-20 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| NL9202131A (nl) * | 1992-05-20 | 1993-12-16 | Mitsubishi Electric Corp | Halfgeleiderinrichting en werkwijze voor het maken daarvan. |
| US5327224A (en) * | 1992-05-20 | 1994-07-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with hydrogen ion intercepting layer |
| US5470764A (en) * | 1992-05-20 | 1995-11-28 | Mitsubishi Denki Kabushik Kaisha | Method of manufacturing a semiconductor device with hydrogen ion intercepting layer |
| JP2002530868A (ja) * | 1998-11-13 | 2002-09-17 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | ポリシリコンレジスタおよびそれを生産する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5275872A (en) | Polycrystalline silicon thin film transistor | |
| US6162711A (en) | In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing | |
| DE3211761A1 (de) | Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen | |
| JPS5830162A (ja) | 電極の形成方法 | |
| JP3045946B2 (ja) | 半導体デバイスの製造方法 | |
| US5851922A (en) | Process for fabricating a device using nitrogen implantation into silicide layer | |
| JPH07235526A (ja) | 凸凹ポリシリコン及び多結晶シリコン膜の形成方法 | |
| US6511925B1 (en) | Process for forming high dielectric constant gate dielectric for integrated circuit structure | |
| KR20000062534A (ko) | 다결정 실리콘 막의 형성 방법 | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| TW410388B (en) | A laminated structure and a method of forming the same | |
| JPH0316165A (ja) | 半導体装置 | |
| EP0219243A2 (en) | Process of manufacturing a bipolar transistor | |
| US4954454A (en) | Method for fabricating a polycrystalline silicon resistor | |
| JPH07263674A (ja) | 電界効果型半導体装置とその製造方法 | |
| JPH05275619A (ja) | 半導体装置の製造方法 | |
| KR100414025B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPH08335703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR940001894B1 (ko) | 반도체 장치의 제조방법 | |
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| JP2768202B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR960015492B1 (ko) | 반도체 소자의 텅스텐 폴리사이드 제조방법 | |
| JPH088205A (ja) | 半導体素子の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 |