JPH0316184A - 光半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 入射光によって半導体層中に電子／正孔対を発生させる
光半導体装置に関し、より詳しくは、該半導体層を非晶
貿半導体（特に、シリコン）で作ったアモルファス・フ
ォトダイオードに関し、光電流の低下を回避して、暗電
流を低減したアモルファス・フォトダイオードを提供す
ることを目的とし、 真性とする量の硼素がドーブされている光によって電子
／正孔対を発生させる非晶質真性半導体層と、該半導体
層をはさむ２つの電極であって、生じた電荷を取り出す
バイアス電圧が印加されている電子を補足する電極およ
び正孔を補足する電極とを含んでなる光半導体装置にお
いて、電子補足電極と非晶質真性半導体層との間に硼素
をドープしていない非晶質半導体層が形成されているよ
うに構或する。

〔産業上の利用分野〕

本発明は、入射光によって半導体層中に電子／正孔対を
発生させる光半導体装置に関し、より詳しくは、該半導
体層を非晶質半導体（特に、シリコン〉で作ったアモル
ファス・フォトダイオードに関する。

アモルファス・フォトダイオードは、ビデオカメラのＣ
ＣＤイメージセンサー、ファクシミリやＯＣＲの一次元
イメージセンサー、光センサーなどに用いられる。

〔従来の技術〕

アモルファス・フォトダイオードは透明電極／アモルフ
ァスシリコン層／金属電極構造を有し、両方の電極にバ
イアス電圧を印加しておいて光信号によって発生した電
子／正孔対の電荷信号を検出する。

アモルファス・フォトダイオードは使用時にバイアス電
圧が印加されることから、電子或いは正孔の注入や熱エ
ネルギによる電子／正孔対の発生などに因り、光信号の
入力が無い時にも暗電流が生ずる。暗電流は受光信号に
対して雑音となるものであるから、これを極力低減する
ことが要求される。

ところが、アモルファス・フォトダイオードのアモルフ
ァスＳｉ層は通常プラズマＣＶＤ法によって堆積形威さ
れるのであるが、その際不純物を添加することなく形威
してもｎ型の伝導型を示すので、これにバイアス電圧を
印加すると電子が注入されて暗電流を生じる。この原因
による暗電流を低減するには、何らかの方法でｎ型の導
電性を補償し、アモルファスＳｉ　Ｎを真性半導体とす
ることが必要である。

第７図は公知のアモルファス・フォトダイオードの構造
を示す断面模式図である。基板１の上にＡｊ２の下部電
極（電子捕捉電極）２が設けられ、その上にアモルファ
ス３ｉ層３を堆積して形戊される。上部電極（ホール捕
捉電極）４は入射光を透過させるために透明電極であり
、ＩｎとＳｎの酸化物（ＩＴＯ）が常用される。そして
、上部電極４とアモルファスＳｌ層３との間に、これら
相互の反応を防止し、かつヘテロ接合障壁となるｐ型ア
モルファスＳｉＣ層５が設けられている（例えば、Ｓ，
ＫＡＮＥＫＯ，　ｅｔ　ａｌ：“Ａｍｏｒｐｈｏｕｓ　
Ｓｉ　：　Ｈ　Ｈｅｔｅｒｏ）ｕｎｃｔｔｏＰｈｏｔｏ
ｄｉｏｄｅ　ａｎｄ　ｉｔｓ　Ａｐ−　ｐｌｉｃａｔｉ
ｏｎ　ｔｏ　ａ　ＣｏｍｐａｃｔＳｃａｎｎｅｒ”，　
Ｍａｔ．Ｒｅｓ，Ｓａｃ，Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏ１
、４９．　１９８５，ｐｐ．　４２３−４２８参照）。

このアモルファスＳｉＣ層５はその固有抵抗が低《、透
明であり、その厚さが薄＜（１５〜４０ｎｍ）　、上部
電極の一部とみなすことができる。

アモルファスＳｉ層がｎ型であるために生ずる暗電流を
抑制するには、ｐ型の不純物を導入してこれを補償し、
真性化するのが最も簡明な処置である。この考えに従っ
て、アモルファスＳｉをＣＶＤ法で形成する際に、原料
ガス中にジボランのような不純物を加え、堆積するアモ
ルファスＳｌ層３を硼素（Ｂ）　　ドープとすることが
行われている（例えば、Ｒ，Ｍｉｙａｇａｗａ，　ｅｔ
　ａ１、，“八Ｎｅｗ，　Ｐｒｅ−Ｄｉｓｃｈａｒｇｅ
　Ｂａｒｏｎ　Ｄｏｐｉｎｇ　Ｍｅｔｈｏｄ　・，　７
４−ＩＥＤＭ８８，ＩＢＢ巳．　　ｐｐ．７４−７７，
　　　参照）　。

〔発明が解決しようとする課題〕

量子的な物性を扱う場合、アモルファス半導体について
も、単結晶半導体と同様にエネルギ・バンド・モデルを
考えれば理解し易いのであるが、アモルファスＳｉ中の
Ｂのドープ量が増すと禁制帯内に局在単位が発生し、電
子／正孔対の再結合中心として働くことになる。電子／
正孔対の再結合が進行することは光電流を減少させるこ
とであるから、このような局在準位し（トラップレベル
）の発生は好ましくない。

アモルファスＳｉを真性化するためのＢドーブは、通常
０．１〜１　ｐｐｍ程度に行われるが、このＢ濃度は真
性化による暗電流減少と再結合中心発生増加による光電
流の減少という正負両方の効果を勘案して設定されたも
のであり、何れの面でも不満足という場合が多い。

一般に不純物が比較的多量にドープされる場合、異種材
料間の界面にパイルアップすることが起こり易く、アモ
ルファス・フォトダイオードでもアモルファスＳｉ層に
ドープされたＢ［子が電極材料などとの界面にパイルア
ップすることが予測され、アモルファス・フォトダイオ
ードのＢ濃度プロフィルを実測してみると、第８図に示
されるように下部電極２に接する領域にＢのパイルアッ
プが認められる。なお、下部電極２での硼素濃度が約１
　ｘｌＱ１ａｔｏｍｓ／ｃＩＩ１で一定になッテイルが
、この部分は測定器の下限値であって、実際には硼素は
含有されていない。Ｂのパイルアップが下部電極近傍で
起こるのは、ＣＶＤによるアモルファスＳ１堆積の初期
にはＳ１　もＢも堆積速度が不安定であり、定常状態に
於けるよりもＢの堆積速度が相対的に大であることに因
ると推定される。

このように設定値以上にＢ濃度が上昇していれば、電子
／正孔対の再結合による光電流の減少が生ずることは勿
論であるが、そればかりでなく、ダシグリングボント（
末結合手）の増加などの欠陥の発生による暗電流の増加
さえ考えられ、Ｂのパイルアップが素子特性の劣化に大
きく関わっている。更に、アモルファスＳｉ層にＢをド
ープすると、膜構造の劣化により、下地層との密着性が
低下し、フォトダイオード特性を悪くするおそれもある
。アモルファス・フォトダイオードに於けるＢドープは
、このように未解決の問題を残しており、基本的に第８
図のような構造を有するフォトダイオードでは、下部電
極近傍にフォトダイオード特性を低下させる要因が集中
している。

本発明の目的は、Ｂドープによって真性化したアモルフ
ァスＳ１で形成されるアモルファス・フォトダイオード
に於いて、再結合中心を増加させることなくかつ密着性
を改善させる構造を提供することであり、それによって
、特性のより優れたアモルファス・フォトダイオードを
提供することである。

本発明の別の目的は、光電流の低下を回避して、暗電流
を低減したアモルファス・フォトダイオードを提供する
ことである。

〔課題を解決するための手段〕 上述の目的が、真性とする量の硼素がドープされている
光によって電子／正孔対を発生させる非晶質真性半導体
層と、該半導体層をはさむ２つの電極（下部電極および
上部電極）であって、生じた電荷を取り出すバイアス電
圧が印加されている電子を補足する電極および正孔を補
足する電極とを含んでなる光半導体装置において、電子
補足電極（下部電極）と非晶質真性半導体層との間に硼
素をドーブしていない非晶質半導体層が形成されている
ことを特徴とする光半導体装置によって達或される。

〔作　用〕

上記構造のアモルファス・フォトダイオードでは、電子
／正孔対を発生させるアモルファスＳｌ層はＢドープに
よって真性化されているので、従来のＢドーブアモルフ
ァス・フォトダイオードと同様に暗電流が低減される。

また、従来のアモルファス・フォトダイオードではＢが
パイルアップし易い領域にはＢをドープしていないアモ
ルファスＳｉ層を付加形成しているので、Ｂのパイルア
ップによる不都合は生ずることがなく、更に、Ｂドープ
に起因するアモルファス３１層と下地層との密着性の問
題も起こることがない。

本発明ではＢドーブ量の設定に当たって、パイルアップ
や密着性の問題について配慮する必要がないので、より
自由に最適値を選定することが出来る。

〔実施例〕

以下、添付図面を参照して、本発明の実施態様例によっ
て本発明をより詳しく説明する。

第１図は、本発明に係る基本的なアモルファス・フォト
ダイオードの概略断面図であって、絶縁性基板く下地層
〉１１と、下部電極１２と、ノンドーブのアモルファス
Ｓｉ層１３と、硼素ドープの（真性）アモルファスＳｉ
層１４と、上部電極１５とを含んでなる。

下部電極１２と上部電極１５この間にはバイアス電圧が
印加されている（この場合には、上部電極１５にーＶが
印加されて正孔補足電極となっており、下部電極１２は
接地されて電子補足電極となっている）。光１６が照射
されたときに、ＢドープのアモルファスＳｉ層１４に電
子／正孔対が発生し、電子が下部電極１２に集められ、
一方正孔が上部電極１５に集められて光電流（信号）が
両電極間を流れる。

ノンドーブのアモルファスＳｉ層１３およびＢドープの
アモルファスＳｉ層１４はプラズマＣＶＤ装置にて連続
的に堆積形成され、ドーパントの原料であるジボラン（
Ｂ．Ｈ６）ガスをノンドープ層１３形成時には添加しな
いで、Ｂドープ層１４形成時には添加する。ノンドープ
のアモルファス８１層１３の厚さは５０〜５００ｎｍ，
特に、２００〜４００ｎｍが好ましい。

さらに、ノンドープのアモルファスＳｉ層およびＢドー
プのアモルファス層の合計厚さが１〜３μとするのが好
ましく、これよりも薄くすると耐圧が不十分であり、一
方、厚すぎると熱ストレスに起因したアモルファスＳｉ
層のはがれが生じやすくなる。なお、ノンドープのアモ
ルファス層１３においても光の照射によって電子／正孔
対が発生する。

例１ 第２図に示すように、本発明の第１実施態様例に係るア
モルファス・フォトダイオードは、シリコン（Ｓ１）単
結晶基板２１；該基板２１の表面上に形成されたＳ１０
２絶縁層２２；所定パターン形状を有するアルミニウム
下部電極２３；該下部電極２３の表面上に形成されたＴ
ｉＮバリア層２４；下部電極２３それぞれを絶縁してい
るＰＳＧ絶縁層２５；全表面上に形成されたノンドープ
のアモルファスＳｌ層２６；Ｂドープの真性アモルファ
スＳｉ層２７；ｐ型アモルファスＳｉＣ層２８；および
透明電極である上部電？２９を含んでなる。

このアモルファス・フォトダイオードは次のようにして
製造される。

まず、Ｓ１単結晶基板２１を熱酸化して厚さ約１μのＳ
ｉＯ■層２２を形成する。このＳｌ０２層の代わりにＣ
ＶＤ法によってＳｉＮ層又はＰＳＧ層を形成してもよい
。次に、ＳＩ０２層２２の全面にアルミニウム層（厚さ
：　２００ｎｍ）　２３を真空蒸着法でもって形成し、
その上にＴｉＮ層（厚さ：　２００ｎｎ＋）　２４を反
応性スパッタリング法によって形戊する。ＴｉＮ層２４
はアルミニウムとアモルファスシリコンとの反応を防止
するものであり、ＷＳｉ，　ＷＮ，　Ｗなどで作られて
もよい。

’ｌ’ｉＮ層２４上にレジスト（図示せず〉を塗布し、
露光し、現像してレジストパターンマスクを形成し、該
レジストマスクで被われていないＴｉＮ層部分をエッチ
ング除去し、さらにその下のアルミニウム層部分をもエ
ッチング除去する。こうして所定パターンのアルミニウ
ム層２３およびＴｉＮ層２４が、第４図に示すように、
ＳｉＯ■層２２上に形成される。

ＰＳＧ層２５をＣＶＤ法によって全面に形成し、公知の
フォトリソグラフィ法にしたがってＴｉＮ層２４を露出
させる開口をＰＳＧ層２３に設ける。このときの開口（
すなわち、電極表出面積）を例えば、１ｍｍＸ１ｍｍの
サイズとする。なお、ＣＣＤイメージセンサーであれば
、下部電極（ビクセル電極）のサイズが約１０Ｊ．ａｘ
１０−である。

次に、ノンドーブのアモルファスＳｉ層２６（厚さ：５
０，　１００，　２００，　４００，　６００および１
０００ｒ＋＋ｎ）をプラズマＣＶＤ装置にて全面上に形
成（堆積）する。

ＣＶＤ条件は、例えば、次のとおりである。

原料ガス：　ＳｉＨ＋　（ＩＯＯＳＣＣＭ）圧力：　Ｉ
Ｔｏｒｒ 印加高周波：　１３．　５６Ｍ｝ｌｚ 印加電力＝２０Ｗ 基板加熱温度：２８０℃ 同じＣＶＤ装置にて、水素キャリアガスで希釈したジボ
ラン（８２Ｈ６　：　５ｐｐｍ）ガスをＩＯＳＣＣＭ添
加しながら上述した条件でアモルファスＳｉをさらに堆
積させて、ＢドープのアモルファスＳｌ層２７（厚さ：
１０００，　９５０，　９００，　８００，　６００お
よび４００ｎｍ）を連続的に形成する。この場合には、
アモルファスＳｉ層２６および２７の合計厚さをｌ，−
にしている。ＢドープのアモルファスＳｉ層２７の硼素
含有量は３×１０”　ａｔｏｍｓ／ｃＩＩ１となり、ア
モルファスＳ１を真性（ｉｎｔｒｉｎｓｉｃ）半導体と
している。なお、ノンドープのアモルファスＳｉ層のな
い場合および全てがノンドーブのアモルファスＳｉ層で
ＢドープのアモルファスＳｉ層のない場合も上述したＣ
ＶＤ条件にてアモルファスＳｉを堆積する。

ノンドーブのアモルファスＳｉ層（厚さ：　２００ｎｍ
）とその上にＢドープのアモルファスＳｉ層〈厚さ：８
００ｎｍ）とを下部電極上に形戊した場合に、硼素濃度
（含有量）の分布プロフィルが、第５図に示すようにな
っており、硼素濃度のパイルアップは生じていない。な
お、第３図は下部電極が硼素を１ｘｌＱ”　ａｔｏｍｓ
／ｃｕｔ含有していることを示しているが、この値は測
定器の下限であって、実際には硼素を含有していない。

ＢドープのアモルファスＳｉ層２７の形戒後に、同じＣ
ＶＤ装置におイテ、ＣＨ，ガス（２０３ＣＣＭ）および
８２Ｈ．（１％）含有Ｈ２ガス（２０ＳＣＣＵ）を添加
してＳｉＨ４（ＩＯＳＣＣＭ）．　ＣＨ４，　Ｂ２Ｈ８
およびＨ　２　（８０ＳＣＣＭ）の混合ガスのプラズマ
ＣＶＤによってｐ型アモルファスＳｉＣ層２８（厚さ：
３Ｑｎｍ）を連続的に形成する。

このＳｉＣ層２８はアモルファスＳｉ層２７とでヘテロ
接合障壁を形成して、後述のＩＴ○透明電極層２９から
の電子の注入を防止し、フォトダイオードの特性を向上
させ、かつＩＴ○とアモルファスＳｉ層２７との反応を
防止する。ＳｉＣ層２８が光を吸収するのは好ましくな
いので、その厚さは比較的薄い。

次に、ＩＴ○透明電極層２９（厚さ：　１５０ｎｍ）を
スパッタリング法によってｐ型アモルファスＳｉＣ層２
８上全面に形戊する。ＳｉＣ層２８と透明電極２９とで
上部電極を構威していると見なしている。このようにし
て第２図に示したアモルファス●フォトダイオードが得
られる。

得られたアモルファス・フォトダイオードにバイアス電
圧を印加して（−５ｖをＩＴＯ電極２９にかけかつアル
ミニウム電極２３を接地して）、暗電流を測定し、第４
図に示す結果が得られた。また、フォトダイオードに１
５０ルクスの緑色光を照射して、発生した電子／正孔対
による光電流を測定し、第４図に示す結果が得られた。

第４図から明らかなように、ノンドープのアモルファス
Ｓｉ層の厚さが５０〜５００ｎｍの範囲で暗電流が小さ
くなり、特に、２００〜４００ｎｍの範囲が一段と小さ
く好ましい。ノンドープのアモルファスＳｌ層の厚さが
５Ｑｎｍ以下では光電流が小さく、また、５００ｎｍ以
上では暗電流が増大してしまう。

得られたアモルファス・フォトダイオードのうちで（Ａ
）全てノンドーブのアモルファスＳｉ層のフォトダイオ
ード〔第４図中のＡｌ、（Ｂ）全てＢドープのアモルフ
ァスＳｉ層のフォトダイオード〔第４図中のＢ〕、およ
び（Ｃ）本発明に係るノンドープのアモルファスＳｉ層
（厚さ：　２００ｎｍ）とその上のＢドーブのアモルフ
ァスＳｉ層（厚さ：８００ｎｍ）とを有するフォトダイ
オード〔第４図中のＣ〕について、バイアス印加電圧が
パラメータと？て暗電流および光電流を測定して、第５
図に示す結果が得られた。

第５図から明らかなように、暗電流は硼素ドープによっ
て低減され、本発明のフォトダイオードＣの暗電流が最
小である。一方、光電流特性については、全体に硼素を
ドープしたフォトダイオードＢの光電流が低く、特に、
バイアス電圧が小さいほどより一層低下している。ノン
ドーブのアモルファスＳｉ層を付加した本発明のフォト
ダイオードでは光電流はノンドープのフォトダイオード
Ａと同じであり、ノンドーブＳｉ層の付加が硼素の光電
流特性劣化影響を解消している。

例２ 第６図に示すように、ＣＣＤイメージセンサー（撮像素
子）に本発明の第２実施態様例に係るアモルファス・フ
ォトダイオードを用いることができる。

ＣＣＤイメージセンサーの基本的構造は公知のものであ
って、ｐ型シリコン単結晶基板３１、厚い酸化物（Ｓｉ
ｎ■）層３２、薄い酸化物（Ｓｌ０２）層３３、垂直？
ＣＤのｎ一領域３４、蓄積ダイオードのｎ゛領域３５、
第１ポリシリコン層３６、第２ポリシリコン層３７、絶
縁物（Ｓｉｎ■又はＰＳＧ）　）層３８、配線層（Ａｆ
層）３９、絶縁性平坦化層４０およびアモルファス・フ
ォトダイオードからなる。このフォトダイオードは、Ａ
ｆ層およびＴｉＮバリア層からなる下部電極（画素電極
）４２、ノンドープのアモルファスＳｉ層４３、Ｂドー
プのアモルファス真性Ｓｌ層４４、ｐ型アモルファスＳ
ｉＣ層４５および透明上部電極（ＩＴＯ電極）４６から
なる。

このＣＣＤイメージセンサーにおいては、光が照射され
ると、Ｂドープのアモルファス層４４にて吸収されて電
子／正孔対が発生する。ＩＴＯ電極４６を接地電位にし
、下部電極４２に＋Ｖを印加してあるので、正孔がＩＴ
Ｏ電極４６に集められ、一方、電子が下部電極４２に集
められて、配線層３９を通って蓄積ダイオードに蓄積さ
れる。そして、垂直ＣＣＤへ信号電荷（電子）を転送す
る。本発明に係るアモルファス・フォトダイオードを採
用することによって、暗電流を低減してノイズを小さく
し、かつ十分な光電流が得られて、イメージセンサーの
特性が改善できる。

上述の説明では、硼素をドーブしたアモルファスＳｉ層
のドープ量はその厚さについてほぼ一定であるが、この
アモルファスＳｉ層形成時にＢ２Ｈ８ガス添加量を徐々
に所定値まで増やすようにして、硼素濃度プロプイルを
傾斜させてもよい。

【図面の簡単な説明】

第１図は、本発明に係る原理的なアモルファス・フォト
ダイオードの概略断面図であり、第２図は、本発明に係
る実施態様例のアモルファス・フォトダイオードの概略
断面図であり、第３図は、ノンドープのアモルファスＳ
ｉ層およびドーブしたアモルファスＳｉ層を有するアモ
ルファス・フォトダイオードの硼素濃度分布プロフィル
を示すグラフであり、 第４図は、本発明および従来のアモルファス・フォトダ
イオードのノンドーブのアモルファスＳｉ層厚さと電流
特性との関係を示すグラフであり、第５図は、本発明お
よび従来のアモルファス・？ォトダイオードのバイアス
印加電圧と電流特性との関係を示すグラフであり、 第６図は、本発明に係るアモルファス・フォトダイオー
ドを有するＣＣＤイメージセンサーの概略断面図であり
、 第７図は、従来のアモルファス・フォトダイオードの概
略断面図であり、および 第８図は、ドープしたアモルファスＳｉ層を有する従来
のアモルファス・フォトダイオードの硼素濃度分布プロ
フィルを示すグラフである。 １１・・・基板、　　　　　　１２・・・下部電極、１
３・・・ノンドーブのアモルファスＳｌ層、１４・・・
硼素ドープのアモルファスＳｌ層、１５・・・上部電極
、　　　　１６・・・光、２１・・・８１基板、　　　
　２２・・・ＳｉＯ■層、２３・・・ＡＩｌ電極、２４
・・・バリア層、２６・・・ノンドーブのアモルファス
Ｓｉ層、２７・・・硼素ドープのアモルファスＳｌ層、
２８・・・ｐ型アモルファスＳｉＣＦｉｆ、２９・・・
ＩＴ○透明電極。 第１　図 本発明のアモルファス・フォトダイオードの概略断面図
第２図 ０．５ １．０ １．５ アモルファストＳ１層表面かうの深さ（ＰＬｍ）Ｃ：本
発明 一５ 一４ −３ −２ −１ ０ バイアス印加電圧（Ｖ） アモルファス・フオトダイ：本一ドの電流特性を示す図
第 ５ 図 ノンドープアモルファスＳｉ層の厚さ（μｍ）第 ４ 図 固体撮偉素子の断面図 第６図

Claims (1)

1. 【特許請求の範囲】 １、真性とする量の硼素がドープされている光によって
   電子／正孔対を発生させる非晶質真性半導体層と、該半
   導体層をはさむ２つの電極であって、生じた電荷を取り
   出すバイアス電圧が印加されている電子を補足する電極
   および正孔を補足する電極とを含んでなる光半導体装置
   において、前記電子補足電極と前記非晶質真性半導体層
   との間に硼素をドープしていない非晶質半導体層が形成
   されていることを特徴とする光半導体装置。 ２、前記電子補足電極が絶縁層上に形成された下部電極
   であり、そして前記正孔補足電極が前記非晶質真性半導
   体層の上に形成された上部電極であることを特徴とする
   請求項１記載の光半導体装置。 ３、前記上部電極が透明電極層であり、かつ薄いｐ型非
   晶質ＳｉＣ層を前記透明電極と前記非晶質真性半導体層
   との間にさらに含んでなることを特徴とする請求項２記
   載の光半導体装置。 ４、前記ノンドープの非晶質半導体層がアモルファスシ
   リコンであることを特徴とする請求項１記載の光半導体
   装置。 ５、前記ノンドープの非晶質半導体層は厚さが５０〜５
   ００ｎｍであることを特徴とする請求項４記載の光半導
   体装置。 ６、前記非晶質真性半導体層はその硼素含有量が０．０
   ５〜５ｐｐｍのアモルファスシリコンであることを特徴
   とする請求項１記載の光半導体装置。