JPH0316247A - 半導体素子用パツケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子を搭載した新規な半導体・素子用
パッケージに関する。

〔従来の技術〕

近年、半導体素子を搭載するコンピュータの処理速度の
高速化、また，筐体の小型化の要求から、年々，半導体
素子は，高集積化，大型化が進んでいる。それに伴い半
導体素子一個当りの入出力端子数，発熱量も増大する傾
向にある．このため、半導体素子を搭載するパッケージ
においても、高速化，多端子化，小型化，高放熱化が求
められてきている。

パッケージ内において、伝搬遅延時間を抑えて高速化す
るには、パッケージの配線のインダクタンスが問題とな
る７それは、日経マイクロデバイス３月号（１　９　８
　９）に述べられているように、出力信号が一斉に電位
が変化したとき、電源、グランド配線には、大きな過渡
電流が流れることによる。′ｌｌｌｇ．グランド配線に
寄生インダクタンスがあると過渡電流により、電源，グ
ランド配線に雑音が生じてしまう。このため、インダク
タンスは、出来るだけ小さくなければならない。

インダクタンスを小さくするには、配線長を短くするの
が有効である。そのためには、半導体素子の近くからパ
ッケージの入出力端子を出すのが有効である。しかし、
従来からある入出力端子数を多く採れる構造であるパッ
ケージの一表面から外部接続用端子を規則的に設けたＰ
ＧＡ（ＰｉｎＧｒｉｎ　Ａｒｒａｙ）パッケージは、′
゛超高速ハイホーラ・デバイス″（菅野車雄監修，永田
穣編，培風館，１９８５年発行）に見られるように、通
常、半導体素子を搭載した基板のキャビテイ部に該当す
るパッケージ外表面には、外部接続用の入出力端子を設
けていなかった。

パッケージー表面全面に人出力端子を用いているＰＧＡ
は、ハンドブック　オブ　マイクロエレクトロニスク　
パツケージング　エンド　インターコネクション　テク
ノ口ジイーズ（エフ，エヌシンナジュライ，エレクトロ
ケミカル　バブリケーションズ　リミテッド）“ｌｌａ
ｎｄｂｏｏｋ　ｏｆ　Ｍｉｃｒｏｅ−ｌｅｃｔｒｏｎｉ
ｃｓ　Ｐａｃｋａｇｉｎｇ　ａｎｄ　Ｉｎｔｅｒｃｏｎ
ｎｅｃｔｉｏｎＴｅｃｈｎｏｌｏｇｉｅｓ”（Ｆ．Ｎ．
ＳＩＮＮＡＤＵｎＡＩ，Ｅｌｅｃｔｒｏｃｈｅｓ＋ｉｃ
ａｌｐａｂｌｉｃａｔｉｏｎｓ　Ｌｉｍｉｔｅｄ，１９
８５年発行）むどに見られるもののパッケージ基板内の
配線に関しては何ら注意が払われていなかった。

従来、通常の多層配線基板内は、｛Ｎ’｝伝送用導電層
，電源ＤＩｉ給用導電層及びグランド接続用導電層等の
多数の系統の配線導電層からなっている，従来の配線は
、これらの信号，Ｗｉ源，グランド配線ともに同様に扱
われ、配線されていた。すなわち，従来のパッケージａ
造においては，基板内は、断面形状がほぼ均一な細かい
線で混在して配線され、外部接続用端子へ接続されてい
た。また、通常、基板上に薄膜配線層を用いたパッケー
ジは、基板厚方向の導ｆｆｌ層は、外部接続用端子の配
列の位置と同じに配置されていた。

電源配線と信号配線とを区別したパッケージとして、実
開昭６２−７４３３４　社においては、信号配線とは別
に半導体素子の下にｇＬ源用プレートを用いることによ
って，電源配線のボンデイングを容易にするパッケージ
を提供している。

一方、発熱量が大きい半導体素子を用いる場合、パッケ
ージに大きなフィンをつけたり、冷却風の速度を速くし
たり、半導体素子をフィン側に搭載するキャビテイ・ダ
ウン型のパッケージを用いていた。

また、高速動作が要求されるコンピュータにおいては、
信号切り替え時に瞬間電流による電圧変動を抑えるため
、パッケージを搭載するプリント基板にコンデンサ素子
を内蔵したり、パッケージの近くにコンデンサ素子を接
続したり、特開昭６２−１６９４６１号に見られるよう
にパッケージの一部にコンデンサ素子を形成した構造を
採用していた。

〔発明が解決しようとする１１１１１）従来の通常のＰ
ＧＡにおいては、半導体素子を搭載した基板のキャビテ
イ部に該当するパッケージ外表面には、外部接続用の入
出力端子を設けていない．このため、パッケージの基板
上にＲ９膜配線層を用いた場合及び基板内配線の場合に
おいても、電源供給用導電屠及びグランド接続用導電層
は、信号伝送用導１！層と同様にパッケージ外周方向に
拡大され、信号伝送用導電層と電源供給用導電層及びグ
ランド接続用導ｆ［！ｆｆｌの端子の位置が混在されて
いた。このため、配線長が長くなりインダクタンスが大
きくなるとともに，特に、誘電率が高いセラミックス基
板内を通る配線が通る場合、信号伝送遅延時間が大きく
なっていた。また、実開昭６２　−　７４３３４号に見
られるように電源ブｉノートを用いると、信号用ボンデ
イングと電源用ボンデイングの距離が異なってしまう。

パッケージ組立においては、信号用，電源用の区別無く
ボンディングできることが好ましい。また、半導体素子
の大型化に伴い，金属プレーｌ・どの接着が困難になる
。さらに、半導体素子中に発生した熱は、パッケージ内
へ広がることなく，端子を通して引かれるのみである。

また，入出力端子が増加に伴い半穣体素子が大型化する
と、半導体素子の１Ａｊ［部分に該当するパッケージ部
分を利用してないため、パッケージＪ゛法が大きなもの
となり，高性能，高密度実装に適さなくなる。

一方、近年、コンピュータ筐体の小型化のために、パッ
ケージの放熱用のフィンを大きくとれなくなって来てい
る．そのため、パッケージ上のフィンからの放熱には限
界があり，プリント基板からの放熱を有効に利用する必
要が生じて来た．しかし、従来の通常のＰＧＡは、半導
体素子の裏側部分に該当するパッケージ外表面に外部接
続用端子を有していないため、プリント基板に熱を逃す
ためには，パッケージ外周部にある外部接続用端子を伝
わり、熱を通していた。このため，放熱経路が長くなり
，パッケージ内の熱抵抗が大きくなるため、近年、益々
、発熱量の増大している半導体素子を搭載する場合、放
熱特性の十分な構造とは言えない。また、半導体素子を
フィン側につけるキャビテイ・ダウン型のパッケージで
は、フィンとは反対側のパッケージを搭載する配ＩｉＡ
．！ｉＩ！板側に配線を接続しなければならないため、
パッケージ構造が複雑になってしまう。

また、コンデンサ素子をパッケージ付近に外付けした場
合には、半導体素子からコンデンサまでの配線長が長く
なるため，１！源電圧変動を十分に抑えられない。そし
て、電源供給用導電層及びグランド接続用導ｉ！［！層
の配線が細いため、外部からの電Ｈ電圧変動に対して弱
く誤動作の原因の一つとなっていたゆ 本発明の目的は、上記の問題を解消し、高発熱量大型の
半導体素子の搭載が可能で几つ高速信号伝送特性を有す
る半導体素子川パッケージを提供することにある。

（ｉＭを解決するための手段〕 複数の配線系統を有する多層配ＬＡ基板を用いたパッケ
ージにおいて、多層配ｍ基板中の少なくとも１系統の配
線は電源またはグランド配線系統であり、該配線系統は
基板幅方向に平行なｔＳｔ分を右し、且つ、半導体素子
を搭載している騙板ｉＴｉ７の貼ｇ７ダ方向の該配線系
統の配置の少なくとも一部が、パッケージ外表面の外部
接続用端子の配置と異なるとともに、該配線系統の外部
接続端子の少なくヒも一部が、半導体素子の少なくとも
上又は下部分に該当するパッケージ部分に設けられてい
る点に特徴がある。

〔作用〕

複数の配線系統を有する積層基板を用いたパッケージに
おいて、多層配線基板中の少なくとも１系統の配線は電
源配線またはグランド配線系統であり、該配線系統は基
板幅方向に平行な成分を有し、且つ、半導体素子を搭載
している基板面の基板原方向の該配線系統の配置の少な
くとも一部が、パッケージ外表面の外部接続用端子の配
置と異なるとともに、該配線系状の外部接続端子の少な
くとも一部が，半導体別子の少なくとも上又は下部分に
該当するパッケージ部分に設けられていることにより、
基板中を通る電源またはグランド配線系統の経路が最小
限に抑えられるため、誘導成分が小さくなり、信号伝圓
時間の遅延を最小限にでき、且つ、放熱経路を短くでき
るため、パッケージの放熱性が向上される。

〔実施例〕

〔実施例１〕 第１図（ａ）は本発明の第一実施例を示す断面図である
。半導体素子工は絶縁性ベース基板７に固着されている
。絶縁性ベース基板７の材質は、窒化アルミニウム（Ａ
ＱＮ）焼結体である．窒化アルミニウムの熱膨張係数は
、３。４　Ｘ　Ｉ　Ｏ−６／℃と半導体素子の材質であ
るシリコンの熱膨張係数と近いため、半導体素子１との
接続信頼性が十分に大きい。更に、窒化アルミニウムの
熱伝導率が２００Ｗ／ｍＫと比較的大きいため、半導体
素子１からの発熱を十分にパッケージを搭載するプリン
ト基板（図示せず）やアルミニウム，銅等の金Ｑ％、ま
たは、高熱伝導性セラミックス等からなるフィン（図示
せず）へ伝えることができる。尚、ここでは、絶縁性ベ
ース．！！板７として窒化アルミニウムを用いたが、窒
化アルミニウム以外の材料でも熱膨張係数がシリコンと
同等であって熱伝導率が十分に高い絶縁性材料であれば
適用可能である。半導体素子１の発熱量が比較的小さい
場合は、フィンを付けなくとも良い。フィンを付けない
場合、パッケージの高さを低くでき、更に高密度化に適
している。絶縁性ベース基板７は、窒化アルミニウム（
ＡＩ２Ｎ）のグリーンシ一トに貢通孔設け、それにタン
グステンのペーストを圧入し、表面に配線パターンを印
刷したグリーンシ一トを積層して同時焼戒し、コバール
の外部接続用端子を固着したものである。上記窒化アル
ミニウム以外でも、アルミナ（ＡＱｚ○３），ムライト
，エボキシガラス，ポリイミドガラスのように材料内部
に導電層を形成できる絶縁体であれば良い。又、半導体
素子としてシリコン以外のＧａＡｓ等の材料からなるも
のも考えられ、基板材料は、該半導体素子の熱膨張係数
に近い係数を有することが望ましい。パッケージの気密
性の信頼性を考慮すると絶縁性ベース基板７及び絶縁性
キャップ基板５の熱膨張係数は同等であることが好まし
い。上記記載した材料のなかでパッケージの気密性の信
頼性が最も高い組合せは、本発明の実施例１に示すよう
に、絶縁性ベース基板７及び絶縁性キャップ基Ｆｉｓに
同じ材質である室化アルミニウム（ＡＩ２Ｎ）を用いた
パッケージである。パッケージの気密性を保つため、前
記の導電ＷＪ９，１４および１２を含んだ絶縁性ベース
基板７は外周部のパッケージ封止層６により絶縁性キャ
ップ基板５と固着封止する。

第１図（ｂ）は本発明の実施例のパッケージの半導体素
子を搭戟した絶縁性ベース基板７の上面の１／４部分を
示す概略図である。電気的接続は以下のようになってい
る。半導体素子工はワイヤボンデイング（図示せず）に
より絶縁性ベース基板７上の各電極部（図示せず）へ接
続される。信号用，電源，グランド用配線の電極と共に
、半導体素子周辺の同じ線」二に規則的にあるため、配
線の用途によって区別無く、ワイヤボンデイングの長さ
は実質的に同じである。

信号伝送用配線は、配線拡大層４を通り外周部のｆａ号
伝送用の導電層パッド１０まで拡大され桔線される。信
号伝送用導７ｌ！層は，導電層１０から真下に延びた導
ｆｆｉ層９を通り、拡大導電べた層１２に設けられた孔
の中を通り、拡大導電べた屑１２とは接触せずに外部接
続用端子１３につながっている。つまり、信号伝送用配
線は、多層配線基板中においては、基板輪方向の戊分を
有していなく、基板厚方向の成分のみから戊っている。

絶縁性ベース基板７中の導１！ｙａ９は基板の表裏を最
短距離で繋いでいるため、基板に誘電率の大きいセラミ
ックスを用いた場合でも伝搬遅延時間は最小限に抑えら
れる。一方、ｆｆｉ源またはグランド配線は、半導体素
子１の近傍にあるパッケージ裏面に規則的に配列された
外部接続用端子の間の導電層バツド１１に結線され，導
電層１４により絶縁性ベース基板７内に設けられた拡大
導電べた層１２に接続される。この拡大導電べた層によ
り５電源又はグランド配線は、基板幅方向に広げられる
。電源またはグランド配線を、前記のように結線するこ
とにより配線領域の面積を小さくすることができ，パッ
ケージを小型にできるとともに、配線長が短くてすむた
め、誘導成分や配線抵抗を小さくすることができる．拡
大導電べた層１２の内周部から、絶縁性ベース基板７に
垂直に設けられた導電層により、パッケージの内周部に
設けられた外部接続用端子１５へ接続される。図中では
、拡大導電べた層１２を３層で示したが，必要に応じて
２層や３磨以上設けることも可能である。拡大導電べた
層１２は、グランド接続用及び電源供給用導電層におけ
る容量成分を大きくする効果を有する。つまり、半導体
素子１近くの絶縁性ベース基板内にコンデンサ素子を内
蔵していることになるため、急峻な電圧変動を減らすこ
とができるとともに、外付けコンデンサに比べ回転の配
線長を短くすることができる。このため、伝送波形の品
質の向上が図れると井に伝送時間を減少できる。

また、電源またはグランド配線の横方向の配線に拡大導
電べた層を用いることによって、電流の通る面積が広く
なるため、誘導或分を小さくすることができる。

第１図（Ｃ）は絶縁性ベース県板７の半導体素子１の搭
載面と反対側の１／４部分の平面図である。電源又はグ
ランド用端子ｌ５は素子１の搭載面の直下に設けられる
。第１図（ｂ）の素子１の搭載面の接続端子１１は第１
図（ｃ）の位置とは異なった位置に設けられる。ｌ３は
信号用端子である。

第１図（ｄ）に拡大導電べた層のパターンを示す。第１
図（ｄ）以外にも第１図（ｅ），　（ｆ）に示すような
パターンを用いても良い。第１図（ｅ）は１層の拡大導
電べた層内を分割している。第１図（ｆ）は１層の拡大
導電べた層内を網目模様にしている．網目模様にすると
導電層の表面積が増えるため、より誘導戊分を小さく抑
えることができる。そして、タングステンの面積を少な
くできるため、基板犀方向の熱伝導が良くなる。

このような構造のパッケージにおいて４半導体素子１よ
り発生した熱は，半導体素子の裏面から窒化アルミニウ
ムよりなる絶縁性ベース基Ｆｉ７に伝わる。絶縁性ベー
ス基板７内で熱は広がり、外部接続川端子１３及び１５
を通りプリント基板へ伝わる。半導体素子工の裏面部分
に該当するパッケージ部分にも外部接続用端子１５を設
けてあるため、プリント基板への伝熱性が向上している
。

また、拡大導電べた層は、半導体素子の裏面に当る部分
を除いて設けると熱が伝わり易くなり、放熱性が向上す
る。コンピュータにおいて、プリント基板上に高発熱を
有するパッケージが少ない場合，プリント基板からの放
熱がより向上する，外部接続用端子１３及び１５は、半
導体素子と電気的ｙ！続されていもの以外に，伝熱性向
上を目的とした端子ｔ！．設けるとさらに５伝熱性が向
上する。

窒化アルミニウｌ％製の絶縁性キャップ赳板５にも外周
部のパッケージ封止層６を通して熱が伝わる。パッケー
ジ封止層６は，熱を通しやすくするため、できるだけ広
い面積のほうが良い。封１ｌ：材料としても熱伝導性の
高いはんだ等が々ｆましい６絶縁性キャップ基板５内で
熱は広がり、固着されたフィン（図示せず）へ伝わり放
熱される。このように、熱はキャップ基板及びベース基
板の両方へ伝わるため、大電力を泪費するＢｉ−ＣＭＯ
ＳやバイポーラＥＣＬチップなどを搭奴するのに適して
いる， 外部接続用端子の材質はコバール（　Ｆ　ｅ　−　２　
９Ｎｉ−１７Ｃｏ）とした。コバールの熱膨張係数は４
．５　Ｘ　１　０−″６／℃と窒化アルミニウムのそれ
と近い。従って、本実施例の構戒材料はすべてシリコン
と熱膨張係数が近いものとなり、パッケージ内のどの部
分でも部材間の熱膨張係数の違いによる熱疲労の問題が
発生し難い。また、外部接続用端子は、コバール以外で
も，熱伝導性の高い金属や合金を用いて良い。例えば、
銅／タングステンからなる端子を用いると、熱伝導率が
２００Ｗ／　ｍ　Ｋと高いため、パッケージから配線基
板に熱を良く伝え、放熱性をさらに高めることができる
。

［実施例２コ 第２図は本発明の第２′Ａ施例を示す断面図である。半
導体素子１は、絶縁性ベース基板７に固着され、外部接
続用端子が付いた絶縁性キャップ基板５を用いて封止さ
れている。半導体素子１を搭載した絶縁性ベース基板７
の外表面には、放熱用フィン（図示せず）がつけられる
。

第２図（ｂ）は本発り』の実施例のパッケージの半導体
素子を搭載した絶縁性ベース基板７の面の１／４部分を
示す概略図である。第２図（Ｑ）は本発明の実施例の絶
縁性キャップ基板５の外表面の１／４部分を示す概略図
である。電気的接続は以下のようになっている。半導体
素子１はワイヤボンデイング（図示せず）により絶縁性
ベース基板７上の電極部（図示せず）へ接続される。信
号伝送用配線は、配線拡大層４を通り外周部の信号伝送
用の導電層パッド１０まで拡大され結線される．信号伝
送用導″Ｗ１層パッド上のはんだボールにより絶縁性キ
ャップ，！！板５の導電層パッドに電気的接続される。

絶縁性キャップ基板Ｓ内では、真下に延びた導電ｙ／！
Ｊ９を通り、拡大導電べたＭｉ　２に設けられた孔の中
を通り、拡大導電べたＭ１２とは接触せずに外部接続用
端子１３につながっている９つまり、信珍伝送用配線は
、多層配ｇ基板中において、基板幅方向の戊分を有して
いなく、基板厚方向の戒分のみから成っている。絶縁性
キャップ基板Ｓ中の導電層９は基板の表裏を最短距離で
繋いでいるため．．　！！，板に誘電率の大きいセラミ
ックスを用いた場合でも伝搬遅延時間は最小限に抑えら
れる。一方、電源またはグランド配線は、パッケージ裏
面に規則的に配列された外部接続用端子の間にある導ｆ
！！層パッド１１に結線され，はんだボール１６をとお
り、導電層ｌ４により絶縁性キャップ基板５内に設けら
れた拡大導電べた層１２に接続される．電源またはグラ
ンド配線を、このように結線することにより配線部分の
面積を小さくすることができ、パッケージを小型にでき
るとともに、配線長が短くてすむため、誘導戒分や配線
抵抗を小さくすることができる．拡大導電べた層１２の
内周部から，絶縁性キャップ基板５に垂直に設けられた
導電層により、パッケージの内周部に設けられた外部接
続用端子１５へ接続される。拡大導電べたＷＪ１２は、
グランド接続用及びｆｉ源供給用導電層における容量或
分を大きくする効果を有する。つまり、半導体素子１近
くの絶縁性ベース基板内にコンデンサ素子を内蔵してい
ることになるため、急峻な電圧変動を減らすことができ
るとともに、外付けコンデンサに比べ回路の配線長を短
くすることができる。このため、伝送波形の品質の向上
が図れると共に伝送特開を減少できる。また，電源また
はグランド配線の横方向の配線に拡大導電べた層を用い
ることによって、電流の通る面積が広くなるため、誘導
成分を小さくすることができる。拡大湛電べた層のパタ
ーンは第一実施例で示すものと同様なパターンを用いる
ことができる。

実施例１と同様に、素子土の搭載側のｔｌ！源川又はグ
ランド川端了１１は、それらの外部端子１５とは異なっ
た位置に設けられ、それらの使部端子ＩＳは素子１の搭
載されろ対応する絶縁性キャップ八板５の直下で、中心
部に設けられる。

このような構造のパッケージにおいて、半導体素子１よ
り発生した熱は、窒化アルミニウム製の絶縁性ベース基
板７に伝わる。べ・−ス基Ｆｉ７内で熱は広がり、固着
されたフィン（図示せず）へ伝わり放熱される。フィン
は、アルミニウムや銅などの熱伝導性の高い金属を用い
る，，高熱伝導性窒化アルミニウム焼結体を用いてフィ
ンと一体に加工作製された絶縁性ベース基板７を用いる
とさらに放熱性が向上される。このように５熱伝導の経
路が短いため，大電力を消費するバイポーラＥＣＬチツ
プなどを搭載するのに適している。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、複数
の配線系統を有する多層配線基板を用いたパッケージに
おいて、多層配線！！板中の少なくともｌ系統の配線は
電源配線またはグランド配線系統であり、該配線系統は
基板幅方向に平行な成分を有し、且つ、半導体素子を搭
載している基板面の基板厚方向の該配線系統の配置の少
なくとも一部が．パッケージ外表面の外部接続用端子の
配置と異なるとともに、該配線系統の外部接続端子の少
なくとも一部が、半導体素子の少なくとも上又は下部分
に該当するパッケージ部分に設けられているので、基板
中を通る電源またはグランド配線系統の経路が最小限に
抑えられるため、誘導成分が小さくなり，信号伝搬時間
の遅延を最小限にでき、且つ、放熱経路を短くできるた
め、放熱性の高い半導体素子用パッケージ及び多層配線
基板が得られる．

【図面の簡単な説明】

第１図（ａ）は本発明の第１実施例を示す断面図，第１
図（ｂ）は本発明の第工実施例の半導体素子を搭載した
基板の上面を示す概鴫図、第１図（Ｑ）は本発明の第１
実施例のパッケージ外表面を示す概略図、第１図（ｄ）
，（ｅ）及び（ｆ）は本発明の第１実施例の配線拡大べ
た層のパターンを示す概略図，第２図（ａ）は本発明の
第２実施例を示す断面図、第２図（ｂ）は本発明の第２
実施例の半導体素子を搭載した基板の上面を示す概略図
、第２図（ｃ）は本発明の第２実施例のパッケージ外表
面を示す概酩図である。 １・・・半導体素子，２・・・半導体素子固着層、３・
・・ワイヤ、４・・・配線拡大層、５・・絶縁性キャッ
プ基板，６・・・封止層、７・・・絶縁性ベース基板、
８・・・配線、９・・・信号伝送用導電層、１０・・・
信号伝送用導電層パッド、１１・・・電源供給用または
グランド接続用導電層パッド、１２・・・配線拡大べた
層、１３・・・信号伝送用外部接続端子．１４・・・電
源４Ｊｂ給用またはグランド接続用導電層、１５・・・
電源供給用またはグランド接続用外部接続端子，１６・
・・はんだボー帛１図 （ｃＬ） （ｅ） ９

Claims (1)

1. 【特許請求の範囲】 １、複数の配線系統を有する多層配線基板を用いたパッ
   ケージにおいて、多層配線基板中の少なくとも１系統の
   配線は電源配線またはグランド配線系統であり、該配線
   系統は基板幅方向に平行な成分を有し、且つ、半導体素
   子を搭載している基板面の基板厚方向の該配線系統の配
   置の少なくとも一部が、パッケージ外表面の外部接続用
   端子の配置と異なるとともに、該配線系統の外部接続端
   子の少なくとも一部が、半導体素子の少なくとも上又は
   下部分に該当するパッケージ部分に設けられていること
   を特徴とする半導体素子用パッケージ。 ２、前記半導体素子用パッケージにおいて、半導体素子
   との電気的接続を取るための配線端にある電極が、信号
   配線用電極と電源またはグランド用電極とからなり、そ
   れら電極が規則的な間隔で並んでいる請求項１記載の半
   導体素子用パッケージ。 ３、前記半導体パッケージにおいて、パッケージの外部
   接続用端子がパッケージの１表面全面に実質的に規則的
   な配列がされている請求項１記載の半導体素子用パッケ
   ージ。 ４、前記半導体パッケージにおいて、少なくとも半導体
   素子を搭載している基板の半導体素子の裏に該当する面
   積部分に、外部接続用端子をほぼ全面規則的に設けた請
   求項１記載の半導体素子用パッケージ。 ５、前記半導体パッケージにおいて、パッケージの外部
   接続用端子に熱伝導率が１００Ｗ／ｍＫ以上である外部
   接続端子で接合されている特許請求項１記載の半導体素
   子用パッケージ。 ６、複数の配線系統を有する多層配線基板において、多
   層配線基板中の少なくとも１系統の配線は、電源配線ま
   たはグランド配線系統であり、該配線系統は、基板幅方
   向に平行な成分を有し、且つ、半導体素子を搭載する基
   板面の基板厚方向の該配線系統の配置の少なくとも一部
   が、多層配線基板の裏面の外部接続用端子の配置と異な
   るとともに、該配線系統の外部接続用端子の少なくとも
   一部が、半導体素子の少なくとも上又は下部分に該当す
   る部分に設けられていることを特徴とする半導体素子用
   多層配線基板。 ７、複数の配線系統を有する多層配線基板において、多
   層配線基板中の少なくとも１系統の配線は、電源配線ま
   たはグランド配線系統であり、該配線系統は、基板幅方
   向に平行な成分を有し、且つ、半導体素子を搭載する基
   板面の基板厚方向の該配線系統の配置の少なくとも一部
   が、多層配線基板の裏面の外部接続用端子の配置と異な
   るとともに、該配線系統の外部接続用端子の少なくとも
   一部が、半導体素子の少なくとも上又は下部分に該当す
   る部分に設けられていることを特徴とする半導体パッケ
   ージ用キャップ。