JPH01125960A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01125960A JPH01125960A JP62285978A JP28597887A JPH01125960A JP H01125960 A JPH01125960 A JP H01125960A JP 62285978 A JP62285978 A JP 62285978A JP 28597887 A JP28597887 A JP 28597887A JP H01125960 A JPH01125960 A JP H01125960A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- pins
- thin film
- film wiring
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、キャビティダウン型の薄膜配線パッケージに
係り、特にピン・グリッド・アレイとキャップの製造方
法の改善に関し、 ピンおよびキャップの固定方法の強化およびピンのロウ
付は部とキャップの封止部の固定面積の共用が可能とな
る半導体装置の製造方法の提供を目的とし、 ピン・グリッド・アレイを有するキャビティダウン型の
薄膜配線パッケージにおいて、全部のピンがそれぞれ貫
通する穴を設けたセラミックキャンプに前記ピンを通し
、前記薄膜配線パンケージと前記セラミックキャンプと
を低融点ガラスにて封止して構成する。
係り、特にピン・グリッド・アレイとキャップの製造方
法の改善に関し、 ピンおよびキャップの固定方法の強化およびピンのロウ
付は部とキャップの封止部の固定面積の共用が可能とな
る半導体装置の製造方法の提供を目的とし、 ピン・グリッド・アレイを有するキャビティダウン型の
薄膜配線パッケージにおいて、全部のピンがそれぞれ貫
通する穴を設けたセラミックキャンプに前記ピンを通し
、前記薄膜配線パンケージと前記セラミックキャンプと
を低融点ガラスにて封止して構成する。
本発明は、キャビティダウン型の薄膜配線バフケージに
係り、特にピン・グリッド・アレイとキャンプの製造方
法の改善に関する。
係り、特にピン・グリッド・アレイとキャンプの製造方
法の改善に関する。
第２図は従来のキャビティダウン型の薄膜配線パッケー
ジの要部断面図を示す０図において、ｌは薄膜配線パッ
ケージであってアルミナを多層構成にしたセラミックパ
ッケージである。２は底板でキャビティダウン型フある
から薄膜配線パフケ−ジｌの上部にロウ付けされている
。上向きの突起部は放熱部材を取り付けるための係止部
材である。３はステージで底板２にロウ付けされている
。
ジの要部断面図を示す０図において、ｌは薄膜配線パッ
ケージであってアルミナを多層構成にしたセラミックパ
ッケージである。２は底板でキャビティダウン型フある
から薄膜配線パフケ−ジｌの上部にロウ付けされている
。上向きの突起部は放熱部材を取り付けるための係止部
材である。３はステージで底板２にロウ付けされている
。
４は半導体チップでステージ３にダイス付けされている
。
。
薄膜配線パッケージ１はピン・グリッド・アレイ５を有
し、各ピンは薄膜配線パッケージ１の表面に形成された
薄膜配線パターンにそれぞれロウ付けされ、またその薄
膜配線パターンと半導体チ・ンブ４との間はＴ Ａ Ｂ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
方式によりフィンガーリード６で接続されている。
し、各ピンは薄膜配線パッケージ１の表面に形成された
薄膜配線パターンにそれぞれロウ付けされ、またその薄
膜配線パターンと半導体チ・ンブ４との間はＴ Ａ Ｂ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
方式によりフィンガーリード６で接続されている。
７はキャップであって薄膜配線パッケージ１に対してハ
ンダ封止とかフリットシールあるいは共晶原理を利用し
たメタルシール等の方法で封止された構造になっている
。８はその封止部である。
ンダ封止とかフリットシールあるいは共晶原理を利用し
たメタルシール等の方法で封止された構造になっている
。８はその封止部である。
従来のピン・グリッ、ド・アレイ５における各ピンは薄
膜配線パッケージ１の表面に形成された薄膜パターンに
それぞれロウ付けされているため、ピンのピンチが狭い
ときにはロウ付は強度が弱い欠点がある。また、キャッ
プ７の封止部８の強度も弱く、封止時にずれ易く位置合
わせが困難である上に、各ピンのロウ付は部とキャップ
７の封止部８の両方の面積が必要となる欠点があった。
膜配線パッケージ１の表面に形成された薄膜パターンに
それぞれロウ付けされているため、ピンのピンチが狭い
ときにはロウ付は強度が弱い欠点がある。また、キャッ
プ７の封止部８の強度も弱く、封止時にずれ易く位置合
わせが困難である上に、各ピンのロウ付は部とキャップ
７の封止部８の両方の面積が必要となる欠点があった。
本発明は上記従来の欠点に鑑みてなされたもので、ピン
およびキャップの固定方法の強化およびピンのロウ付は
部とキャップの封止部の固定面積の共用が可能となる半
導体装置の製造方法の提供を目的とする。
およびキャップの固定方法の強化およびピンのロウ付は
部とキャップの封止部の固定面積の共用が可能となる半
導体装置の製造方法の提供を目的とする。
第１図は、本発明の構成を示す要部断面図である。ピン
・グリッド・アレイ５を有するキャビティダウン型の薄
膜配線パッケージ１において、全部のピンがそれぞれ貫
通する穴１０を設けたセラミックキャップ９に前記ピン
を通し、前記薄膜配線パッケージ１と前記セラミックキ
ャンプ９とを低融点ガラス１１にて封止して構成する。
・グリッド・アレイ５を有するキャビティダウン型の薄
膜配線パッケージ１において、全部のピンがそれぞれ貫
通する穴１０を設けたセラミックキャップ９に前記ピン
を通し、前記薄膜配線パッケージ１と前記セラミックキ
ャンプ９とを低融点ガラス１１にて封止して構成する。
全部のピンがそれぞれ貫通する穴１０を設けたセラミッ
クキャップ９に前記ピンを通し、前記薄膜配線パッケー
ジ１と前記セラミックキャップ９とを低融点ガラス１１
にて封止することにより、ピンの固定強度は向上し、セ
ラミックキャップ９の位置ずれも発生せず、かつ従来の
キャップの封止部８に必要な面積がなくなる結果、ピン
の固定に必要な面積が広く使用できる効果がある。
クキャップ９に前記ピンを通し、前記薄膜配線パッケー
ジ１と前記セラミックキャップ９とを低融点ガラス１１
にて封止することにより、ピンの固定強度は向上し、セ
ラミックキャップ９の位置ずれも発生せず、かつ従来の
キャップの封止部８に必要な面積がなくなる結果、ピン
の固定に必要な面積が広く使用できる効果がある。
以下本発明の実施例を図面によって詳述する。
なお、構成、動作の説明を理解し易くするために全図を
通じて同一部分には同一符号を付してその重複説明を省
略する。
通じて同一部分には同一符号を付してその重複説明を省
略する。
第１図は、本発明の構成を示す要部断面図である。図に
おいて、９はセラミックキャップであって、ピン・グリ
ッド・アレイ５の全部のピンをそれぞれ貫通させる穴１
０を設けている。セラミックキャップ９はアルミナ等を
用い、焼結前に型を利用して穴加工を行う。焼結形成後
この穴に全部のピンを通して薄膜配線パッケージ１と前
記セラミックキャップ９とを合わせるように当接させる
。
おいて、９はセラミックキャップであって、ピン・グリ
ッド・アレイ５の全部のピンをそれぞれ貫通させる穴１
０を設けている。セラミックキャップ９はアルミナ等を
用い、焼結前に型を利用して穴加工を行う。焼結形成後
この穴に全部のピンを通して薄膜配線パッケージ１と前
記セラミックキャップ９とを合わせるように当接させる
。
その当接部分を低融点ガラス１１にて封止を行う。
以上の説明から明らかなように本発明によれば、ピンは
セラミックキャップにあけられた穴を通すことにより簡
単に位置合わせが可能となり、またセラミックキャップ
とそのセラミックキャップの穴に通したピンとを同時に
低融点ガラスにより封止、固定するため、ピンおよびセ
ラミックキャップの固定強度は改善され、さらにピンの
ロウ付は部とセラミックキャップの封止部との面積を共
用できるので実装密度が向上するという効果がある。
セラミックキャップにあけられた穴を通すことにより簡
単に位置合わせが可能となり、またセラミックキャップ
とそのセラミックキャップの穴に通したピンとを同時に
低融点ガラスにより封止、固定するため、ピンおよびセ
ラミックキャップの固定強度は改善され、さらにピンの
ロウ付は部とセラミックキャップの封止部との面積を共
用できるので実装密度が向上するという効果がある。
第１図は本発明の構成を示す要部断面図、第２図は従来
のキャビティダウン型の薄膜配線パッケージの要部断面
図を示す。
のキャビティダウン型の薄膜配線パッケージの要部断面
図を示す。
Claims (1)
- ピン・グリッド・アレイ（５）を有するキャビティダ
ウン型の薄膜配線パッケージ（１）において、全部のピ
ンがそれぞれ貫通する穴（１０）を設けたセラミックキ
ャップ（９）に前記ピンを通し、前記薄膜配線パッケー
ジ（１）と前記セラミックキャップ（９）とを低融点ガ
ラス（１１）にて封止したことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285978A JP2522503B2 (ja) | 1987-11-11 | 1987-11-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285978A JP2522503B2 (ja) | 1987-11-11 | 1987-11-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125960A true JPH01125960A (ja) | 1989-05-18 |
| JP2522503B2 JP2522503B2 (ja) | 1996-08-07 |
Family
ID=17698434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62285978A Expired - Lifetime JP2522503B2 (ja) | 1987-11-11 | 1987-11-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522503B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316247A (ja) * | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 半導体素子用パツケージ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194655A (ja) * | 1985-11-20 | 1987-08-27 | アンプ―アクゾ コーポレイション | 電子装置用接続パツケ−ジ及びその製造方法 |
| JPS62202542A (ja) * | 1986-02-28 | 1987-09-07 | Kyocera Corp | プラグイン型パツケ−ジ |
-
1987
- 1987-11-11 JP JP62285978A patent/JP2522503B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194655A (ja) * | 1985-11-20 | 1987-08-27 | アンプ―アクゾ コーポレイション | 電子装置用接続パツケ−ジ及びその製造方法 |
| JPS62202542A (ja) * | 1986-02-28 | 1987-09-07 | Kyocera Corp | プラグイン型パツケ−ジ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316247A (ja) * | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 半導体素子用パツケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522503B2 (ja) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0143607B1 (en) | Semiconductor package | |
| US3902148A (en) | Semiconductor lead structure and assembly and method for fabricating same | |
| JPS62142341A (ja) | 半導体装置およびその製造方法 | |
| JPH01125960A (ja) | 半導体装置 | |
| US3943556A (en) | Method of making a high frequency semiconductor package | |
| JPS58219757A (ja) | 半導体装置 | |
| JPH0239445A (ja) | 半導体装置 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JPH02306657A (ja) | 半導体装置 | |
| JPS60206144A (ja) | 半導体装置およびその製造方法 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPS63133554A (ja) | 半導体装置 | |
| JPH03198367A (ja) | 半導体集積回路装置 | |
| JP3024517B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6056299B2 (ja) | 半導体容器 | |
| JPH0212933A (ja) | 半導体集積回路用セラミックパッケージ | |
| JPH04171746A (ja) | 半導体装置の製造方法及びこれにより製造される半導体装置 | |
| JPH01185960A (ja) | ピングリツドアレイパツケージ | |
| JPS624353A (ja) | 対面接合型集積回路装置 | |
| JPS6151948A (ja) | 樹脂封止型半導体装置 | |
| JPH02260558A (ja) | 半導体装置のリードフレーム | |
| JPH0483370A (ja) | 半導体装置およびその製造方法 | |
| JPS61152046A (ja) | 半導体装置 | |
| JPH02109410A (ja) | 樹脂封止型半導体装置 |