JPS5816596A - 高密度多層配線基板 - Google Patents
高密度多層配線基板Info
- Publication number
- JPS5816596A JPS5816596A JP11549881A JP11549881A JPS5816596A JP S5816596 A JPS5816596 A JP S5816596A JP 11549881 A JP11549881 A JP 11549881A JP 11549881 A JP11549881 A JP 11549881A JP S5816596 A JPS5816596 A JP S5816596A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- multilayer
- wiring board
- signal line
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010304 firing Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高密度多層配線基板、４１１に配線パターンの
電気抵抗および信号線−電源間の電気容量が低く寸法精
度が良好な外部端子ビン付高書度゛多層配線基板の構造
に関する。
電気抵抗および信号線−電源間の電気容量が低く寸法精
度が良好な外部端子ビン付高書度゛多層配線基板の構造
に関する。
近年電子計算機の発達によシ、高速演算回路においては
演算速度の向上および高密度化の要請が増大している。
演算速度の向上および高密度化の要請が増大している。
この要請を満たすために信号線を多層化した多層配線基
板が用いられているが、こＯ場合、高速演算には基板上
の信号線−電源パターン量の電気容量の低下、信号線の
電気抵抗の低下を実現することが必要である。また多層
配線基板に高密度に集積回路をＩＩＦ載する丸め、多層
配線基板は多数の外部端子を有する必要がある。
板が用いられているが、こＯ場合、高速演算には基板上
の信号線−電源パターン量の電気容量の低下、信号線の
電気抵抗の低下を実現することが必要である。また多層
配線基板に高密度に集積回路をＩＩＦ載する丸め、多層
配線基板は多数の外部端子を有する必要がある。
とζろでこのような多層配線基板を、Ｍｏ（モリブデン
）、Ｗ（タングステン）等の耐熱金属を導体層として用
いたグリーンシート法による多層セラミック基板で構成
しえ場合、セラ電ツタ材料の比誘電率が大きいため（Ｓ
２％アルミナ基板で８〜！ｌ）、信号線−電源間の電気
容量を低くする−ことができない。まえ、Ｍｏ％Ｗ等耐
熱金属は電気抵抗が非常に大きいという欠点がある０例
えば鋼ノ固有抵抗ｘ、ｙｘｌｏ’ｏ・ｍ（２０℃）に対
し、Ｍ。
）、Ｗ（タングステン）等の耐熱金属を導体層として用
いたグリーンシート法による多層セラミック基板で構成
しえ場合、セラ電ツタ材料の比誘電率が大きいため（Ｓ
２％アルミナ基板で８〜！ｌ）、信号線−電源間の電気
容量を低くする−ことができない。まえ、Ｍｏ％Ｗ等耐
熱金属は電気抵抗が非常に大きいという欠点がある０例
えば鋼ノ固有抵抗ｘ、ｙｘｌｏ’ｏ・ｍ（２０℃）に対
し、Ｍ。
で５．６Ｘ１（ｒ’Ω・１（２０℃）、Ｗでｓ、５ｘｔ
ｒ”Ω・ｃｘ （２０℃）である。さらＫ ＭＱ 、Ｙ
は酸化しやすいため空気中で実温にさらすことができな
く、ま九焼き縮み率のコントロールが雛かしいため、寸
法精度が悪いという欠点がある。
ｒ”Ω・ｃｘ （２０℃）である。さらＫ ＭＱ 、Ｙ
は酸化しやすいため空気中で実温にさらすことができな
く、ま九焼き縮み率のコントロールが雛かしいため、寸
法精度が悪いという欠点がある。
本発明の目的は、このような欠点をなくシ、信号線の電
気抵抗および信号線−電源間の電気容量が低くま九基板
本体の裏面全体に外部端子用ビンを形成して多数個の外
部端子接線の接続が可能な寸法精度のよい高精度多層配
線基板を提供するところＫある。
気抵抗および信号線−電源間の電気容量が低くま九基板
本体の裏面全体に外部端子用ビンを形成して多数個の外
部端子接線の接続が可能な寸法精度のよい高精度多層配
線基板を提供するところＫある。
この目的のために本発明に係る高密度多層配線基板は、
ＭＯ％Ｗ等耐熱金属を導体層として表層および内層に有
する多層セラミック基板本体の表面に、’ｔ（チッソ）
−囲気焼成可能１ｋ Ｃｕ （銅）導体、比誘電率の低
いガラスもしくはガラスとセラミックの混合による絶縁
層用無機物ペースＦ１抵抗体ペーストのうち全部ま九は
一部を厚膜印刷法および（ｔたは）フォトリソグラフィ
ック法で配線島信号線を多層化し、前記基板本体の裏面
に外部端子としての複数個のビンを形成したものである
。
ＭＯ％Ｗ等耐熱金属を導体層として表層および内層に有
する多層セラミック基板本体の表面に、’ｔ（チッソ）
−囲気焼成可能１ｋ Ｃｕ （銅）導体、比誘電率の低
いガラスもしくはガラスとセラミックの混合による絶縁
層用無機物ペースＦ１抵抗体ペーストのうち全部ま九は
一部を厚膜印刷法および（ｔたは）フォトリソグラフィ
ック法で配線島信号線を多層化し、前記基板本体の裏面
に外部端子としての複数個のビンを形成したものである
。
以下、本発明を、図面を参照、しながら、実施例につい
て説明する。
て説明する。
第１図は本発明の第１の実施例に係る多層配線基板の概
略的な縦断面図である。グリーン？−ト法を用いて製造
し九多層セラミック基板本体ＩＬ内層パターンとしてＷ
を導体とする第１電源層２およびＩＩ２電源層３を有し
、この基板本体の表面から裏面に達する信号線用貫通ヴ
イア４および電源用貫通グイア５を有する。電源用貫通
ヴイア５は符号６で示す如く各電源層２．３の電源パタ
ーンと接続されている。まえ前記基板本体１０表面には
上部形成パターンとの接続部パッド８、裏面には外部端
子用ビン１４が取付パッド７を介して符号１３で示す如
く半田付けされている。さらに基板本体１０表面にはＣ
ｕペーストを厚膜印刷法によりパターン化しこれを夏！
雰囲気焼成するかまたはメッキ法によシ形成し九〇ｕ配
線パターン９が有り、この配線パターンの層間は比誘電
率の低いガラスおよびセラミックを素材としてｎ、 を
囲気焼成用絶縁ペーストを用い厚膜印剣法またはフォト
リソグラフィック法によりパターン化しＭ。
略的な縦断面図である。グリーン？−ト法を用いて製造
し九多層セラミック基板本体ＩＬ内層パターンとしてＷ
を導体とする第１電源層２およびＩＩ２電源層３を有し
、この基板本体の表面から裏面に達する信号線用貫通ヴ
イア４および電源用貫通グイア５を有する。電源用貫通
ヴイア５は符号６で示す如く各電源層２．３の電源パタ
ーンと接続されている。まえ前記基板本体１０表面には
上部形成パターンとの接続部パッド８、裏面には外部端
子用ビン１４が取付パッド７を介して符号１３で示す如
く半田付けされている。さらに基板本体１０表面にはＣ
ｕペーストを厚膜印刷法によりパターン化しこれを夏！
雰囲気焼成するかまたはメッキ法によシ形成し九〇ｕ配
線パターン９が有り、この配線パターンの層間は比誘電
率の低いガラスおよびセラミックを素材としてｎ、 を
囲気焼成用絶縁ペーストを用い厚膜印剣法またはフォト
リソグラフィック法によりパターン化しＭ。
雰囲気焼成した絶縁層１２が有り、さらにその最上面に
はＩＣＣ搭載用ＩＣリードポンディダグパッド１１同ダ
イパッド１０を有する。第２図は第一１図に示す実施例
の高密度多層配線基板上１ｆＣＸＣ１５を搭載した状態
を示し友ものである。符号１６け工Ｃ１５のリードであ
る。
はＩＣＣ搭載用ＩＣリードポンディダグパッド１１同ダ
イパッド１０を有する。第２図は第一１図に示す実施例
の高密度多層配線基板上１ｆＣＸＣ１５を搭載した状態
を示し友ものである。符号１６け工Ｃ１５のリードであ
る。
第３図は本発明の第２の実施例を示した多層配線基板の
縦断面図である。この実施例では前記第１の実施例の多
層配線基板にさらにＮ、雰囲気焼成で形成し九〇ｕ抵抗
体用電極１７．１８とＮ！・雰囲気焼成用抵抗体ペース
トで形成した抵抗体１９を有し丸構成となっている。第
４図は第３図に示した第２の実施例の抵抗体付き高密度
多層配線基板上にＸＣｌ３を搭載した例である。
縦断面図である。この実施例では前記第１の実施例の多
層配線基板にさらにＮ、雰囲気焼成で形成し九〇ｕ抵抗
体用電極１７．１８とＮ！・雰囲気焼成用抵抗体ペース
トで形成した抵抗体１９を有し丸構成となっている。第
４図は第３図に示した第２の実施例の抵抗体付き高密度
多層配線基板上にＸＣｌ３を搭載した例である。
本発明は以上説明した如く、空気中で酸化しゃすいＷ導
体をもちかつ寸法精度の悪い多層セラミック基板表面上
に、Ｃｕ配線パターンおよび比誘電率の低い絶縁層を用
いて寸法精度の喪い厚膜印刷法または７オトリソグラフ
イツク法でパターン化しかつｗ、 １１囲気焼成しだ多
層配線を補完することにより、寸法精度がよく、配線パ
ターンの電気抵抗および信号線−電源間の電気容量が低
く、基板本体の裏面に多数個の外部端子ビンを有する高
密度な多層配線基板が得られる効果がある。
体をもちかつ寸法精度の悪い多層セラミック基板表面上
に、Ｃｕ配線パターンおよび比誘電率の低い絶縁層を用
いて寸法精度の喪い厚膜印刷法または７オトリソグラフ
イツク法でパターン化しかつｗ、 １１囲気焼成しだ多
層配線を補完することにより、寸法精度がよく、配線パ
ターンの電気抵抗および信号線−電源間の電気容量が低
く、基板本体の裏面に多数個の外部端子ビンを有する高
密度な多層配線基板が得られる効果がある。
第１図および第２図は本−発明の１実施例に係る高密度
多層配線基板の縦断面図、第３図および鞘４図は本発明
の他の実施例を示した縦断面図である。 １・・・多層セライック基板本体、 ２・・・第１電源層、 ３・・・第２電源層、４・
・・信号線用貫通ヴイア、 ５・・・電源用貫通ヴイア、９・−・Ｃｕ配線パターン
、１２・・・ｈ雰囲気焼成用絶縁ペーストによる無機物
絶縁層、 １４・・・外部端子用ビン・ 代理人 弁理士 染 川 利 吉
多層配線基板の縦断面図、第３図および鞘４図は本発明
の他の実施例を示した縦断面図である。 １・・・多層セライック基板本体、 ２・・・第１電源層、 ３・・・第２電源層、４・
・・信号線用貫通ヴイア、 ５・・・電源用貫通ヴイア、９・−・Ｃｕ配線パターン
、１２・・・ｈ雰囲気焼成用絶縁ペーストによる無機物
絶縁層、 １４・・・外部端子用ビン・ 代理人 弁理士 染 川 利 吉
Claims (1)
- 耐熱金属を導体層として表層および内層に有する多層重
ラミック基板本体の表両に、銅導体と低地−電率の無機
物絶縁層とを配置して多層信号線を形成し、前記基板本
体の裏面に複数個の外部端子用ビンを設けえことを特徴
とする高密度多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11549881A JPS5816596A (ja) | 1981-07-23 | 1981-07-23 | 高密度多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11549881A JPS5816596A (ja) | 1981-07-23 | 1981-07-23 | 高密度多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5816596A true JPS5816596A (ja) | 1983-01-31 |
Family
ID=14663992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11549881A Pending JPS5816596A (ja) | 1981-07-23 | 1981-07-23 | 高密度多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816596A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047496A (ja) * | 1983-08-26 | 1985-03-14 | 日立化成工業株式会社 | セラミツク基板 |
| JPS60178695A (ja) * | 1984-02-17 | 1985-09-12 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 電気的相互接続パツケ−ジ |
| JPS61149336U (ja) * | 1985-03-06 | 1986-09-16 | ||
| JPH0316247A (ja) * | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 半導体素子用パツケージ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586195A (en) * | 1978-12-25 | 1980-06-28 | Fujitsu Ltd | Method of fabricating multilayer circuit board |
| JPS5686204A (en) * | 1979-12-14 | 1981-07-13 | Bergens Mek Verksted | Hydraulic pressure control valve gear |
-
1981
- 1981-07-23 JP JP11549881A patent/JPS5816596A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586195A (en) * | 1978-12-25 | 1980-06-28 | Fujitsu Ltd | Method of fabricating multilayer circuit board |
| JPS5686204A (en) * | 1979-12-14 | 1981-07-13 | Bergens Mek Verksted | Hydraulic pressure control valve gear |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047496A (ja) * | 1983-08-26 | 1985-03-14 | 日立化成工業株式会社 | セラミツク基板 |
| JPS60178695A (ja) * | 1984-02-17 | 1985-09-12 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 電気的相互接続パツケ−ジ |
| JPS61149336U (ja) * | 1985-03-06 | 1986-09-16 | ||
| JPH0316247A (ja) * | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 半導体素子用パツケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132613A (en) | Low inductance side mount decoupling test structure | |
| JPS5816596A (ja) | 高密度多層配線基板 | |
| JP2684877B2 (ja) | 多層基板 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JPS5864095A (ja) | 接続用ピン付多層配線基板 | |
| JP3176258B2 (ja) | 多層配線基板 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPS58101495A (ja) | 厚膜回路基板 | |
| JPS5864094A (ja) | 接続用ピン付多層配線基板 | |
| JPS6085598A (ja) | 多層配線基板 | |
| JPS62119951A (ja) | 多層配線基板 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPS59154098A (ja) | セラミツクスル−ホ−ルプリント基板の製造方法 | |
| JPS6122692A (ja) | 多層配線基板およびその製造方法 | |
| JPS5864093A (ja) | 多層配線基板 | |
| JPS59119796A (ja) | 多層配線基板 | |
| JPS60169194A (ja) | ハイブリツド集積回路用基板 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
| JPS6289344A (ja) | 多層配線基板の製造方法 | |
| JPS6094794A (ja) | 多層配線基板 | |
| JPS60175495A (ja) | 多層基板 |