JPH03163861A

JPH03163861A - メモリモジュール

Info

Publication number: JPH03163861A
Application number: JP1303963A
Authority: JP
Inventors: Yuichi Takagi; 祐一高木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-11-22
Filing date: 1989-11-22
Publication date: 1991-07-15
Anticipated expiration: 2013-04-08
Also published as: JP2737322B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、メモリチップの高密度な実装に供されるメモ
リモジュールに関する。

［発明の概要］本発明は、複数のメモリチップを実装させるメモリモジ
ュールであって、絶縁基板の一側表面に凹部を形威し、該凹部内にメモリ
チップを収納、配投ずると共に、前記絶１縁基板の表面の周縁部に拡張用接続端子を複数設け、該
端子と前記メモリチップの電極とを夫々接続してなるこ
とに上り、メモリの実装密度を飛躍的に向」ニさせるようにしたも
のである。

［従来の技術］近年、メモリの実装には、メモリの大容量化とともに、
高密度化か要求されている。

従来、メモリの高密度実装を行なう場合、第６図及び第
７図に示すようなメモリチップのパッケージを用いた例
が知られている。

第６図に示す従来例は、プリント基板ｌ上に、Ｄ　Ｉ　
Ｐ　（Ｄｕａｌ　Ｉｎ−Ｌｉｎｅ　Ｐａｃｋａｇｅ）タ
イプのメモリパッケージ２を多数配設したものである。

まず、第７図に示す従来例は、プリント基板Ｉ」二に、
Ｚ　Ｉ　Ｐ　（ＺｉｇｚａｇＩｎ−Ｌｉｎｅ　Ｐａｃｋ
ａｇｅ）タイプのメモリパッケージ２を多数立設させて
実装したものである。

２［発明が解決しようとする課題］しかしながら、これら従来例にあっては、メモリチップ
を内蔵するパッケージの大きさの制約により、ある程度
以上の高密度化は不可能であった。

また、パッケージ品を使う以上、メモリチンプの総面積
が実装基板の面積を超えるような高密度化は実現不可能
であった。

本発明は、このＪ；うな従来の問題点に着目して創案さ
れたものであってメモリの実装密度を飛躍的に高めるこ
とを可能にすると共にアクセスタイムを短縮するメモリ
モジュールを得んとずるものてある。

［課題を解決するための手段］そこで、本発明は、絶縁基板の一側表面に凹部を形成し
、該凹部内にメモリチップを収納、配設ずると共に、前
記絶縁基板の表面の周縁部に拡張用接続端子を複数設け
、該端子と前記メモリチップの電極とを夫々接続してな
ることを、その解決手段としている。

３［作用］絶縁基板に形威した凹部内にメモリチップを配設するこ
とにより、複数の絶縁基板の積み重ねが可能となり、実
装密度を高めることが可能となる。

この場合、絶縁基板の表面周縁部に設けた拡張用接続端
子は、積み重ねられた隣接する絶縁基板の拡張用接続端
子と接続可能となり、電気的に導通可能となる。

［実施例］以下、本発明に係るメモリモジコールの詳細を図面に示
す各実施例に基づいて説明する。

（第１実施例）第１図及び第２図は、本実施例に係るメモリモジュール
としての単位セルを示している。

図中Ｉ１は単位セルであって、この単位セル１１は、略
正方形状の絶縁基板ｌ２の一側表面に形成した凹部１３
に２つのメモリチップ１４を配設して大略構成されてい
る。

４なお、上記絶縁基板ｌ２は、下層基板＋２Ａと上層基板
１２Ｂから成り、下層基板１２Ａの表面には、メモリチ
ップＩ４より稍々大きい長方形の収納凹部１２ａが突堤
１２ｂを隔てて２つ形成されている。そして、下層基板
１２Ａの収納凹部ｌ２ａ，＋２ａの周縁には、当該収納
凹部１２ａに配設されるメモリチップ１４の取り出し電
極１４ａと対向する位置に、夫々独立して下層基板ｌ２
Ａ周縁部に導かれる配線１５〜ｌ５が形成されている。

また、上層基板１２Ｂは、上記収納凹部１２ａの周縁の
配線１５〜１５の一端部が露出するような額縁形状をし
ており、配線１５〜＋５が形成された下層基板＋２Ａの
上に接着されている。

そして、前記収納凹部１２ａには、メモリチップｌ４が
配設され、取り出し電極１４ａとこれに対応する配線ｌ
５とに亘ってボンディングワイヤ１６が接続されている
。

なお、絶縁基板１２の凹部Ｉ３には、図示しないが樹脂
等により封止が行なわれている。

５さらに、絶縁基板１２の周側部には、夫々の配線Ｉ５の
他端部か露出ずる断而半円形の凹溝１２Ｃか」二下方向
に沿って形威されており、この凹溝１２Ｃには、拡張用
接続端子Ｉ７を、内側而及び絶縁基板ｌ２の上下面に亘
って形威している。

斯る構成としたことにより、拡張用接続端子Ｉ７は、メ
モリチップ１４の取り出し電極＋　４．　ａと個々に導
通可能となっており、第３図に示すように、ｊｐ位セル
１１を複数積み上げた状態で、−Ｌ下に隣接する相対応
ずる拡張用接続端子１７どうしが当接ずるようになって
いる。なお、積み上げる単位セルＩ１の枚数は、必要と
するメモリ容量に応じて適宜選択されるものであり、当
接する拡張用接続端子ｌ７どうしは半田付けを施せばよ
い。

また、単位セルの集合体は、夫々拡張用接続端子１７〜
ｌ７を、例えばデータ線．アドレス線，電源線，制御線
等として用いることが可能となる。

さらに、拡張用接続端子１７は、メモリチップｌ４の取
り出し電極＋４ａに近い位置に形成されるため、メモリ
のアクセスタイムを短縮する。

６（第２実施例）第４図は、本実施例の要部断面図を示している。

本実施例は、絶縁基板ｌ２の４つの周側面を平面で構威
し、各配線ｌ５の露出ずる位置に、コ字状の金属板を該
絶縁基板Ｉ２を挟むように設ＩＪて拡張用接続端子１７
としたものであり、他の構成は第１実施例と同様である
。

また、本実施例における単位セルＩＩの積み上げ構造は
、第ｌ実施例と同様である。

以上、第１，第２実施例について説明したが、本発明に
係るメモリモジュールにあっては、その構成の要旨に｛
＝１随して各種の設計変更が可能である。

例えば、上記両実施例においては、単位セルｌｌに２つ
のメモリチップ１４を配設したが、単数であっても複数
であってもよい。

また、上記両実施例においては、単位セル１ｌを積み上
げて高密度化する場合、拡張用接続端子ｌ７どうしを半
田付けするようにしたものであるが、第５図に示すよう
なソケット１８に複数の単７位セルＩ１を密嵌して収納させても勿論よい。なお、ソ
ケットｌ８は、同図に示す上うに、直方体形状の絶縁材
で成る本体＋８Ａの一側面に、単位セルｌ１を内嵌ずる
収納凹部１８Ｂが形成され、この収納凹部１８Ｂの内壁
には単位セルＩＩの嵌合方向に沿って、しかも単位セル
１１の拡張用接続端子１７に対向ずる位置に接触配線ｌ
９を該内壁面よりやや突出させて敷設している。そして
、これら接触配線１９〜ｌ９は、本体１８Ａの他側面に
突設されたりードピン２０〜２０に夫々接続された構成
となっている。

［発明の効果］以上の説明から明らかなように、本発明に係るメモリモ
ジュールによれば、厚さの薄い単位セルの積み重ねによ
り、メモリの実装密度を飛躍的に向上させる効果がある
。

また、要望に応じてメモリ容量を需要者が拡張させるこ
とが可能となる効果がある。

さらに、複数の単位セルを集積した場合、実質８的にデータ線．アドレス線等が短くなるため、アクセス
タイムの短縮する効果がある。

さらにまた、単位セル自体薄い板状であるため、カード
製品への応用も可能にする効果がある。

【図面の簡単な説明】

第１図は本発明に係るメモリモジュールの第１実施例を
示す斜視図、第２図は同断面図、第３図は同斜視図、第
４図は第２実施例の要部断面図、第５図は単位セルを装
着するソケットを示す斜視図、第６図及び第７図は従来
例を示す斜視図である。ｌ１・単位セル、ｌ２・・・絶縁基板、１３・・・凹部
、ｌ４・・メモリチップ、ｌ５・・・配線、ｌ６・・・
ボンディングワイヤ、ｌ７・・・拡張用接続端子。９ぐｕＨ＼

Claims

【特許請求の範囲】

（１）絶縁基板の一側表面に凹部を形成し、該凹部内に
メモリチップを収納、配設すると共に、前記絶縁基板の
表面の周縁部に拡張用接続端子を複数設け、該端子と前
記メモリチップの電極とを夫々接続してなることを特徴
とするメモリモジュール。