JPH03164818A - 携帯用データ処理装置 - Google Patents

携帯用データ処理装置

Info

Publication number
JPH03164818A
JPH03164818A JP1304172A JP30417289A JPH03164818A JP H03164818 A JPH03164818 A JP H03164818A JP 1304172 A JP1304172 A JP 1304172A JP 30417289 A JP30417289 A JP 30417289A JP H03164818 A JPH03164818 A JP H03164818A
Authority
JP
Japan
Prior art keywords
battery
battery cassette
cassette
main
portable data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1304172A
Other languages
English (en)
Inventor
Satoshi Nakatani
聡志 中谷
Yoshihisa Tashimo
田下 吉久
Teruhito Nakatsuka
中司 照仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furuno Electric Co Ltd
Original Assignee
Furuno Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furuno Electric Co Ltd filed Critical Furuno Electric Co Ltd
Priority to JP1304172A priority Critical patent/JPH03164818A/ja
Publication of JPH03164818A publication Critical patent/JPH03164818A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (al産業上の利用分野 この発明は、電池を電源としてデータの収集やホストコ
ンピュータへのデータ伝送を行う携帯用データ処理装置
に関する。
世)従来の技術 商品または商品に貼り付けられたラベルに印刷されてい
るバーコードを商品陳列棚や倉庫などの現場で読み取る
装置や、各戸に設置されている電力H1やガスメータな
どを現場でキー人力してデータを収集する装置として、
一般にホストコンピュータと接続可能な携帯用データ処
理装置が使用される。
このような目的で使用される携帯用データ処理装置は、
電池交換の煩わしさを解消するため、電源として二次電
池が用いられ、携帯時にはこの二次電池により装置を動
作させ二次電池を充電する場合、あるいはホストコンピ
ュータに接続する場合など長時間動作させる場合にはA
Cアダプタ兼用充電器を接続して動作させている。した
がって通常の使用状態では電池交換は不要であるが、二
次電池は、その充放電回数などによって容量が低下する
ため、ある程度容量が低下した時点で交換されている。
装置本体に対する二次電池の接続方法としては、二次電
池を装置本体のケース内に組み込み、コネクタで回路基
板などに接続するようにしたものと、二次電池をカセッ
ト形状にして電池カセットを形成し、’AW本体の外部
からこの電池カセットを2脱できるようにしたものとが
ある。前者の方法は電池交換の際、装置のキャビネット
を取り外す必要があり、その作業が煩雑である。後者の
方法では、その欠点がないものの、装置の動作r′を弓
こ誤って装置が落とされることにより、または不注意に
より電池カセットが取り外されるおそれがある。
装置の動作中に電池カセットが外れた場合にはその動作
途中であった一連の処理が完結しないばかりか、電源電
圧の低下によりcpuが誤動作し、データを破壊するお
それがある。そこで、従来は電池カセットが不用意に取
り外されないようにロック機構を設けたり、電池の取り
外しを検出したときデータの待避処理を行い、その待避
処理に要する時間だけ電源電圧を保持する大容量のコン
デンサを設けたりしていた。
電池力セラ斗にロック機構を設けた従来の装置の構成例
を第13図に示す、同図において1は携帯用データ処理
装置本体であり、図においてはその底面を示している。
2は電池カセットであり、2つの電極4a、4bおよび
係合片6が設けられている。装置本体1の電池カセット
収納部には電池カセットの電極と接触する電極3a、3
bおよび電池カセットの係合片6に係合するa措(不図
示)が設けられている。5はそのロック機構を解除する
ための操作部である。
(C1発明が解決しようとするyA題 しかしながら、第13図に示したような電池カセットに
ロック機構を設けた携帯用データ処理装置においては、
操作部5の操作により電池カセット2が取り外されるの
を検知してから電池カセット2が図に示したXの距離移
動しただけで、電気的に切り離される。このため、手早
く電池カセットが取り外された場合には、電池カセット
の取り外し開始を検知してから短時間の後に実際に電気
的に分離されてしまうため、大容量のコンデンサを設け
なければ十分な待避処理時間を確保することができなか
った。
この発明の目的は、前述の大容量のコンデンサなどを用
いなくとも、装置の動作中に電池カセットが取り外され
た場合にデータの十分な待避処理時間を確保できるよう
にした携帯用データ処理装置を堤供することにある。
(d)課題を解決するための手段 この発明の請求項1に係る携帯用データ処理装置は、装
置本体に対する電池カセットの着脱時に一定距離摺動し
て電池の接続状態を保つ電極を電池カセットおよび装置
本体の電池カセット収納部に設けるとともに、 電池カセットの着脱を検知する電池カセット着脱検知手
段と、 上記電池カセットの着脱検知手段により電池カセットの
取り外し開始が検知されたとき、データの待避処理を行
うデータ待避処理手段を設けたことを特徴とする。
また、請求項2に係る携帯用データ処理装置は、請求項
1記載の携帯用データ処理装置において、電池カセット
の取り外しの際、電池カセットが一定距離摺動する途中
に電池カセットが一時的に装置本体に係止する一時係止
手段を設けたことを特徴とする。
また、請求項3に係る携帯用データ処理装置は、装置全
体の主電源として用いられる交換自在の主電池と主電源
オフ時にメモリのバックアップを行うとともに、制御部
に電源供給を行う副電池を備え・ 主電池の着脱を検知する主電池着脱検知手段と主電池の
取り外しが検知されたとき、副電池を電源としてデータ
の待避処理を行った後、電源をオフするデータ待避処理
手段を設けたことを特徴とする。
さらに請求項4に係る携帯用データ処理装置は、請求項
3の携帯用データ処理装置において、制御部にマイクロ
プロセッサを備え、データ待避処理手段により副電池を
電源としデータの待避処理を行う際、マイクロプロセッ
サのクロック周波数を低くするクロック周波数切換手段
を設けたことを特徴とする。
(81作用 この発明の請求項1に係る携帯用データ処理装置におい
ては、電池カセットおよび装置本体の電池カセットの収
納部に、装置本体に対する電池カセットの着脱時に一定
距離摺動して電池の接続状態を保つ電極が設けられてい
る。また、電池力セント着脱検知手段は、電池カセット
の着脱を検知し、データ待避処理手段は電池カセットの
着脱検知手段により電池カセットの取外開始が検知され
たときデータの待避処理を行う。このデータの待避処理
中にも電池カセットの取り外し操作がm続されるが、電
池力セントが完全に取り外されるまでの一定距離だけ、
電池カセットおよび装置本体の電池カセット収納部に設
けられた電極間が摺動されて、その電気的接続状S<保
つ。したがって、十分なデータ待避処理時間を確保する
ことができる。
請求項2に係る携帯用データ処理装置では、請求項1に
記載した携帯用データ処理装置にさらに、電池カセット
を装置本体の電池カセット収納部から取り外す際、電池
カセットが一時的に係止されるため、電池カセットと電
池力セント収納部に設けられている電極間の摺動距翻が
比較的短くとも電池カセットの取外開始から実際に電気
的に分離されるまでの時間を十分確保することができる
請求項3に係る携帯用データ処理装置においては、上記
電池カセットのような交換自在の主電池が装置全体の主
電源として用いられ、主電源のオフ時には内蔵されてい
る副電池がメモリのバックアップを行うとともに制御部
に電源供給を行う。
主電池着脱検知手段は主電池の着脱状態を検知し、デー
タ待避処理手段は、主電池の取り外しが検知されたとき
、副電池を電源としてデータの待避処理を行い、その後
電源をオフする。上記副電池はもともとメモリのバック
アップ用として従来より用いられている電池であり副電
池を主電池のないときに制御部の1aiXとして用いた
ことによりデータ待避処理に要する電源電圧を確保する
ことができる。しかもデータ待避処理後電源がオフされ
るため、副電池が供給すべき平均電力は少なく、従来の
小容雇の副電池をそのまま用いることができる。
請求項4に係る携帯用データ処理装置では、請求項3に
記載した携帯用データ処理装置において制御部にマイク
ロプロセッサを備え、クロック周波数切換手段は、副電
池を電源としてデータの待避処理を行う際、マイクロプ
ロセッサのクロック周波数を低くする。
通常、メモリのバンクアップ用として用いられる副電池
は、主電池の存在するとき主電池から電源供給が行われ
るように、主電池とダイオードOR接続されるとともに
、その電圧が主電池の電圧より低く設定されている。し
たがって、副電池を電源とする場合にはマイクロプロセ
ッサの電源電圧が通常時より低くなる。そこで上記構成
のようにマイクロプロセッサのクロック周波数を低くす
ることによってマイクロプロセッサは動作マージン内で
動作することができ、正常にデータの待避処理が行われ
る。
(f)実施例 この発明の請求項1に記載した装置に相当する第1の実
施例である携帯用データ処理装置の斜視図および平面図
を第1図および第2図に示す。
両図において、lは装置本体であり、図においてはその
底面の外観を示している。また2は電池カセットであり
、第1図は電池カセット2を装置本体1から取り外した
状態を示している。を池カセット2側には電池電圧を供
給するための電極4a、4bを両側部に設け、接地電位
側となる電位を与える電極9を本体側の電極8に対向す
る位置に設けている。また電池カセット20両側面には
溝1)を設け、その底部に2つの電極4a、4bを露出
させている。装置本体の電池カセット収納部には電池の
電源電圧を受ける電極3a、3bおよび電池カセットの
着脱状態を検知する電極8を設けている。また、装置本
体の電池カセット収納部にはさらに電池力セソ1−の保
合片6が挿入される孔7および電池カセットの両側部に
設けた溝1)に係合する案内用突起lOを設けている。
次に装置の主要部の回路図を第3図に示す。第3図にお
いて17は装置全体の制御を統括するマイクロプロセッ
サからなるCPU、18はメモリや割込み制御回路を含
む周辺回路であり、これらはC−MO3回路から構成し
ている。また16はイオードである。Qlは後述するA
NDゲート21の出力により制御されるトランジスタで
あり、これがON状態のときCPU17および周辺回路
18に対して主電池15の電源電圧が供給される、抵抗
R1はCPUのINI端子のプルアップ抵抗であり、電
池カセット2が取り付けられていないときCPUのIN
I端子が“lf“レベルとなり、電池カセット2が取り
付けられているとき“L”レベルとなる。抵抗R2はイ
ンバータ2oの人力信号のプルダウン抵抗であり、CP
Uの0UT1端子が“H”レベルでないときインバータ
20の入力は“し”レベルとなる。また、19はワンシ
ョット回路であり、その入力端子にプルアップ抵抗R3
およびTtij70 Nスイッチが接続されている。こ
のONスイッチが操作されたときワンショット回路19
の入力端子INが“L”レベル(有効)となって端子O
UTから一定時間1L”レベルの信号を出力する。した
がって、電源ONスイッチの操作により一定時間A N
 Dゲート21の出力が“L”レベルとなってトランジ
スタQlが導通し、CPU17に電源電圧Vccが供給
される、後述するように、このことによりCI’U17
は動作を開始し0UTIを“I(”レベルにしてトラン
ジスタQlのON状態を保つ。
次にタイマ割込み処理のタイミングとその処理手順およ
び電源ON後の処理手順を第4図、第5図および第6図
に示す。
第3図に示した周辺回路18にはCPUI 7に対して
一定時間毎に割込みをかけるタイマ割込み回路が設けら
れていて、第4図に示すようにメイン処理中にTで示す
周期毎にタイマ割込みがかけられ、そのタイマ割込み処
理によって電池カセットの検出およびデータの待避処理
が行われる。
第5図に示すようにタイマ割込みの処理で、先ず信号S
 N S *の状態すなわち第3図に示したCPUのI
NI端子のレベルを読み込む(nl)。
この信号は1L″レベルであれば、電池カセットが取り
付けられているものとみなして直ちに割込み処理を終了
するが、上記信号が“1)”レベルであれば電池カセッ
トが取り外されている(取り外しが開始された)ものと
みなしてCPU内の各レジスタの内容およびプログラム
の継続上必要な各種データをRA ?v1の所定エリア
に待避する(n2)。その後待避処理が行われたことを
記憶する待避フラグ(RAMの所定領域のビット)をセ
ットする(n3)、その後、第3図に示したCPUの端
子0UTIをL”レベルにすることによってANDゲー
ト21の出力を“IIルベルとしてトランジスタQlを
オフしてCPUに対する電源Vccをオフする(n4)
以上に示したタイマ割込み処理が行われる周期Tは例え
ば数十m5ec毎など短時間に繰り返し行われるため、
実際上電池カセットの取り外しが開始された直後に待避
処理が開始されることになる。
さて、その後再び電池カセットが取り付けられて電源O
Nスイッチが操作されたとき、第3図に示したようにワ
ンショット回路19およびANDゲート21の作用によ
りトランジスタQ1が回路的にONされて、CPUに電
源電圧Vccが供給される。これによりCPUは回路的
にリセットされ回路により予め定められたスタート番地
からプログラムが実行される。第6図はそのときの処理
手順を示している。先ず、第3図に示したワンショット
回路19の出力が“L”レベルである期間にCPUの出
力0UTIをI−I”レベルとすることによってトラン
ジスタQlのON状態を保つ(n10)。続いて表示用
LSIやホストコンピュータとの通信用LSI等を初期
化する(nil)、その後、待避フラグの状態を検出す
る(n12)。待避フラグがセントされていたなら既に
待避されている内容を各レジスタに復帰させ、またその
他のデータを待避処理前の状態に戻し実行を再開する(
n 13 ” n 14.)。もし待避フラグがリセッ
ト・状態であれば初期状態から実行を開始する(n12
−=n15)。
以上のようにして、電池カセットの取り外しが開始され
てから実際に電気的に分なされるまでの間に確実にデー
タの待避処理を行わせることができる。
この発明の第2および第3の実施例である携帯用データ
処理v装置の主要部の構成を第7図および第8図に示す
電池カセットの電極と、これに接触する装置本体側の電
極の構造は、第7図に示すように装置本体1の電池カセ
ット収納部側の電極3a、3bを長くし、電池カセット
2側の電極4a、4bを短くしても良い。この場合、電
池カセット側の電極4a、4bは、電池カセット2の挿
入開始直後に電極3a、3bに接続される位置に配置す
る。
また、第8図に示すように電池カセットの着脱を検知す
る手段として、単に電池カセットをロックする機構5′
に、ロックを解除する動作を検出するスイッチ22を設
けても良い。
次にこの発明の請求項2に記載した装置に相当する第4
、第5および第6の実施例に係る携帯用データ処理装置
の主要部の構成を第9図(A)。
(B)、第10図および第1)図(A)、  (B)に
示す。
第9図(A)、  (B)で示す例では、電池カセット
2の両側部に長円形の2つの凸部23.23を設け、こ
れに対応して装置本体1の電池収納部に一時係止部24
.24および案内ン待25,25を設けている。このよ
うに構成すれば、第9図(B)の矢印で示すように、電
池カセット2を装置本体1から取り外す際、先ず電池カ
セット2を水平状態で案内溝25を案内させて引き出し
、その後90度回転させて垂直に立てた状態で引き抜く
。上記−時係止部24.24および案内溝25゜25に
連続した弾性を有する電極を設け、電池カセント例の凸
部23.23に電極を設けることによって、装置本体か
ら電池カセットを取り外す際、電池カセットが一時係止
されるため、電池カセットの取り外しが検知されてから
実際に電気的に分離されるまでの時間を十分に稼ぐこと
ができるまた、第10図に示すように、電池カセット2
と本体1とにそれぞれ係合片26,26および27.2
7を設けることによって、本体1から電池カセット2を
完全に取り外して電気的にも分^1【するためには、電
池カセットの扱き出し初期の力よりも大きな力を必要と
する。したがって、ワンアクションでは取り外すことが
できなく、電池力セントの取り外し開始検知から実際に
取り外されるまでの時間を稼ぐことができる。
さらに第1)図に示すように本体と係合して−・時係止
する特別な係止機構を電池カセット2に設けても良い。
同図(B)は(八)におけるA部分の拡大図であり、電
池カセットを本体へ挿入するときには、ボタンのテーパ
部28の作用により自動的にボタンが電池力セント内に
押し込まれ、ロックがかからない。取り外し時にはボタ
ンが本体1のケース側面の孔に突き出てロックがかかる
この状態でボタンを押し込むことによって初めて電池カ
セットを完全に取り外すことができる。次に、この発明
の請求項3および請求項4に記載した装置に相当する第
7の実施例に係る携帯用データ処理装置の主要部の回路
図を第12図に示す。
第12図において主電池15と副電池16の電圧はダイ
オードD2.D3によりダイオードORされてメモリバ
ンクアップ電源として、またトランジスタQ1を通して
CPU等の電源として供給される。また、発振分周回路
30はCr’U17に対してクロック信号を与えるとと
もに、CPUからの信号に応じてその分周比を変えてク
ロック周波数を切り換える回路である。その他の回路構
成は第3図に示したものと同様である。
さて、このように構成した回路を用い、CPU17は基
本的に第5図および第6図(第1の実施例)で示した処
理手順と同様の処理を行うが、タイマ割込み処理にて電
池カセットの取り外しが検出されたとき、先ず分周比を
変更してクロック周波数を低下させた後、第5図に示し
たレジスタ待避処理以降の処理を行う。また、電池08
時には第6図に示したイニシャライズ処理(ステップn
1))にて分周比を通常の値に設定してクロック周波数
を高くする処理が行われる。
このように動作させることにより、電池カセットが取り
外されたとき副電池16によって通常の電源電圧Vcc
より若干低い電圧でかつ低いクロック周波数でcpuは
動作を継続し、その状態でデータの待避処理を行う。デ
ータの待避処理が完了した状態でトランジスタQ1をオ
フすることによって副電池16の電力消費が抑えられる
(a発明の効果 この発明によれば、装置の動作中に電池が取り外された
とき、十分な待避処理時間または必要な電源電圧が確保
されるため、データの待避処理を確実に行うことができ
る。しかも大容量のコンデンサなどを必要としないため
装置全体が大型化することもない。
【図面の簡単な説明】 第1図および第2図はこの発明の第1の実施例に係る携
帯用データ処理装置の外観図および平面図である。第3
図は同装置の主要部の回路図である。第4図は同装置の
CPtJの処理タイミングを示す図、第5図および第6
図はCPUの処理手順を表すフローチャー1・である。 第7図および第8図は第2および第3の実施例に係る装
置の主要部の構造を表す図である。第9図(A)、  
(B)、第1O図および第1)図(A)、  (B)は
第4、第5および第6の実施例に係る装置の主要部の構
造を表す図である。第12図は第7の実施例に係る装置
の主要部の回路図である。第13図は従来の携帯用デー
タ処理装置の構成を表す平面図である。 1−装置本体、2−電池カセット、 3a、 3 b。 4 a。 4b=電極。

Claims (4)

    【特許請求の範囲】
  1. (1)装置本体に対する電池カセットの着脱時に一定距
    離摺動して電池の接続状態を保つ電極を電池カセットお
    よび装置本体の電池カセット収納部に設けるとともに、 電池カセットの着脱を検知する電池カセット着脱検知手
    段と、 上記電池カセットの着脱検知手段により電池カセットの
    取り外し開始が検知されたとき、データの待避処理を行
    うデータ待避処理手段を設けたことを特徴とする携帯用
    データ処理装置。
  2. (2)電池カセットの取り外しの際、電池カセットが前
    記一定距離摺動する途中に電池カセットが一時的に装置
    本体に係止する一時係止手段を設けた請求項1記載の携
    帯用データ処理装置。
  3. (3)装置全体の主電源として用いられる交換自在の主
    電池と主電源オフ時にメモリのバックアップを行うとと
    もに、制御部に電源供給を行う副電池を備え、 主電池の着脱を検知する主電池着脱検知手段と主電池の
    取り外しが検知されたとき、副電池を電源としてデータ
    の待避処理を行った後、電源をオフするデータ待避処理
    手段を設けたことを特徴とする携帯用データ処理装置。
  4. (4)前記制御部はマイクロプロセッサを備え、前記デ
    ータ待避処理手段により副電池を電源としてデータの待
    避処理を行う際、マイクロプロセッサのクロック周波数
    を低くするクロック周波数切換手段を設けた請求項3記
    載の携帯用データ処理装置。
JP1304172A 1989-11-22 1989-11-22 携帯用データ処理装置 Pending JPH03164818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1304172A JPH03164818A (ja) 1989-11-22 1989-11-22 携帯用データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1304172A JPH03164818A (ja) 1989-11-22 1989-11-22 携帯用データ処理装置

Publications (1)

Publication Number Publication Date
JPH03164818A true JPH03164818A (ja) 1991-07-16

Family

ID=17929912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1304172A Pending JPH03164818A (ja) 1989-11-22 1989-11-22 携帯用データ処理装置

Country Status (1)

Country Link
JP (1) JPH03164818A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09114556A (ja) * 1995-10-13 1997-05-02 Nec Corp パソコン用バッテリパック構造
KR100583639B1 (ko) * 1998-08-27 2006-08-23 삼성전자주식회사 전자 시스템에 배터리 팩을 결합시키기 위한 래치 구조
JP2010157255A (ja) * 2010-02-12 2010-07-15 Fujitsu Ltd 情報処理装置及び着脱ユニット
JP2011180720A (ja) * 2010-02-26 2011-09-15 Panasonic Corp 電子機器
US9118059B2 (en) 2010-02-26 2015-08-25 Panasonic Intellectual Property Management, Co., Ltd. Battery attachable/detachable electronic equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5574618A (en) * 1978-11-29 1980-06-05 Nippon Denso Co Ltd Operating frequency selector for digital computer
JPS6229733B2 (ja) * 1981-04-03 1987-06-27 Hironori Nara

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5574618A (en) * 1978-11-29 1980-06-05 Nippon Denso Co Ltd Operating frequency selector for digital computer
JPS6229733B2 (ja) * 1981-04-03 1987-06-27 Hironori Nara

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09114556A (ja) * 1995-10-13 1997-05-02 Nec Corp パソコン用バッテリパック構造
KR100583639B1 (ko) * 1998-08-27 2006-08-23 삼성전자주식회사 전자 시스템에 배터리 팩을 결합시키기 위한 래치 구조
JP2010157255A (ja) * 2010-02-12 2010-07-15 Fujitsu Ltd 情報処理装置及び着脱ユニット
JP2011180720A (ja) * 2010-02-26 2011-09-15 Panasonic Corp 電子機器
US9118059B2 (en) 2010-02-26 2015-08-25 Panasonic Intellectual Property Management, Co., Ltd. Battery attachable/detachable electronic equipment

Similar Documents

Publication Publication Date Title
US6045398A (en) Battery accepting unit and battery pack
US5151992A (en) Personal computer for cutting off power when a lock mechanism of hard disk pack is released
US6837739B2 (en) Battery connection interrupter
EP0481461B1 (en) Function expansion unit capable of supplying power to computer
US5545935A (en) Rechargeable system with separate battery circuits in a common module
EP1333357B1 (en) Electronic system
US7057309B2 (en) Electrical apparatus, computer, power switching unit, and power switching method
US5239495A (en) Power supply control system for a portable computer
US5220520A (en) Compact portable electronic apparatus capable of storing data when a power supply is removed
US6274949B1 (en) Back-up power accessory for a computer
EP0434905A2 (en) A small electronic device capable of switching batteries by releasing a battery locking mechanism
EP0404061A2 (en) Computer having a resume function and operable on an internal power source
JPH08505039A (ja) プラグインモジュール用電源システム
JPWO1997003473A1 (ja) バッテリ・パック収納装置及びバッテリ・パック
US20030098679A1 (en) Electrical apparatus, computer equipment, intelligent, and power-supply control method
KR20010022776A (ko) 전원 장애 복구 능력이 있는 배터리로 작동되는 장치
JPH03164818A (ja) 携帯用データ処理装置
EP0426271B1 (en) Portable semiconductor storage device
EP0437129A2 (en) Card type semiconductor device
US20060290321A1 (en) System and method for supplying power to a device during battery replacement
EP0484757A2 (en) Method and apparatus for controlling power supply
CN103853304A (zh) 电脑及其外接式电源模块
KR20110048702A (ko) 노트북 컴퓨터의 배터리 팩 장치
JPH07248854A (ja) 電源パック収納機構
JPS63211415A (ja) 電子機器の電源回路