JPH03165530A - 半田付け治具及び半田付け方法 - Google Patents

半田付け治具及び半田付け方法

Info

Publication number
JPH03165530A
JPH03165530A JP1306305A JP30630589A JPH03165530A JP H03165530 A JPH03165530 A JP H03165530A JP 1306305 A JP1306305 A JP 1306305A JP 30630589 A JP30630589 A JP 30630589A JP H03165530 A JPH03165530 A JP H03165530A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
soldering
solder
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1306305A
Other languages
English (en)
Inventor
Kazuaki Karasawa
一明 柄澤
Teru Nakanishi
輝 中西
Masayuki Ochiai
正行 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1306305A priority Critical patent/JPH03165530A/ja
Publication of JPH03165530A publication Critical patent/JPH03165530A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (Illり フリップチップ接合に適用される半田付け治具及び半田
付は方法に関し、 半田接合部を任意の高さのウェスト形状に変形させるこ
とを目的とし、 半導体素子をフリツプチップ接合により回路基板に半田
付けするのに使用される半田付け治具であって、該半導
体素子に取付けられた第1の吸引部材と、該第1の吸着
部材と対向配設され、該第1の吸着部材を吸引して該半
導体素子を該回路基板から離間させる方向に吸引力を与
える第2の吸引部材と、該回路基板に立設されて該第2
の吸引部材を支持しており、上記吸引力により変位する
該半導体素子と当接することにより該半導体素子の変位
をM制し、該半導体素子と該回路基板との離開寸法を一
定に保つスペーサと、により構成する。
また、半導体素子をフリツプチップ接合により回路基板
に半田付けする半田付は方法であって、該半導体素子又
は該回路基板の少なくとも一方に半田を設けた後、半田
付けして該半導体素子と該回路基板を仮接合し、次に、
該回路基板上に、該半導体素子を該回路基板から離間さ
せる方向に吸引力を与えると共に、該半導体素子の上記
吸引力による変位を所定位置にて規制する半田付け治具
を取付け、続いて、該半田付け治具が取付けられた回路
基板及び半導体素子を熱処理炉に通して該半田を溶融す
ると共に、該半田付け治具により該半導体素子を上記吸
引力にて変位させた後、上記所定位置にてその変位を規
11Jすることにより、該半田をウェスト形状に形成す
る。
〔産業上の利用分野〕
本発明は半田付け治具及び半田付は方法に係り、特にフ
リップチップ接合に適用される半田付は治具及び半田付
は方法に関する。
一般に、フリップチップ接合方式による半田付けでは、
半導体素子の全面にパッド電極を設けることが可能とな
るため、多数のパッドを必要とする半導体素子の半田付
けに適用されている。
このフリップチップ接合は、半導体素子、回路基板の一
方、あるいは、その両方のパッド電極上に半田バンプを
形成し、両者の位置合わせの後、加熱することによって
行っていた。接合の際、溶融した半田の表面張力のため
、半田接合部は太鼓状の形状(球帯形状)となる。
ところが、この形状であると、熱膨脹差による歪み(熟
歪み)の応力が、半田と半導体素子、および、半田と回
路基板の界面に集中するため、半田接合部の信頼性を低
下させる。
従って、フリップチップ接合における半田自身の重要な
役割である、熱歪みの緩衝91Jl!は、不十分となる
ため、半田と半導体素子、若しくは、半田と回路基板と
の界面付近でクラックが生じ、最終的に破断に至る。
そこで、半田溶融中に、半田接合部を球帯形状から、中
央部が括れた形(ウェスト形状)に変形させることによ
り、接合部界面付近に応力が集中しない方法が必要とな
る。
〔従来の技術〕
従来、フリップチップ接合による半田付けで半田接合部
をウェスト形状に変形させる手段としては、例えば半導
体素子に磁性材料を取付けると共に、リフ0−装厘(熱
処理炉)に電磁石を設け、磁力で半導体素子を回路基板
から離間させる方向へ付勢することにより、半田接合部
をウェスト形状にする方法が知られている。
これを図面を用いて具体的に説明する。第6図(A)は
り7〇−処理前の状態を示している。図中、1は半導体
素子、2は回路基板、3は回路基板2に形成された半田
(半田バンプ。尚、梨地で示す)、4はリフロー装置、
5は半導体素子1に取付けられた磁性材料、6はリフロ
ー装置内に組み込まれた電磁石(尚、磁石であれば永久
磁石等でも可)、7はコンベヤーである。
第6図(A)に示す状態より半導体素子1及び回路基板
2がコンベヤー7によりリフロー装置4内に入ると、半
田3は加熱されて溶融し、半導体素子1に形成されてい
るパッド電極(−示せず)と接合する。電磁石6はリフ
ロー1i1!4の入口近傍の所定範囲においては設けら
れていないため、第6図(B)に示すように半田3は表
面張力により太鼓状形状となる。更にコンベヤー7によ
りリフロー装置f4の奥に選むと、一体色した半導体素
子1及び回路基板2は電磁石6の配段位隨に到る。
半導体素子1の上部には磁性材料5が取付けであるため
、電磁石6により半導体素子1は上方向へ吸引される。
また半田3は依然溶融された状態となっているため、電
磁石6の吸引力により半導体素子1は上方へ変位し、よ
って半田3は引き延ばされてその形状は第6図(C)に
示すようにウェスト形状となる。従来では、上記のよう
にして半田3の接合部をウェスト形状に変形させていた
。
〔発明が解決しようとする課題) しかるに、上記したウェスト形状の形成方法では、半導
体素子1を吸引する手段(電磁石6)をリフロー装[4
に設けていたため、リフロー装置4の構造が複雑となり
、装置が大型化すると共に装置のコストが轟くなるとい
う課題があった。
また、半田接合部をウェスト形状にするために、半導体
素子1を変位させる量は、数十μ−と小さなオーダであ
る。従来では、この変位量の寸法出しを電磁石6の下面
とコンベヤー7の上面により行なわなければならず、ま
たコンベヤー7の移動中に回路基板2が上下に変位しな
いよう構成しなくてはならず、各装置や機器に高い精度
が要求されるという課題があった。
更に、上記のように^コストでかつ高精度にリフロー装
置4やコンベヤー7を作成しても、設計変更等により半
導体素子1や回路基板2の厚さに変更が生じた場合、こ
れに容易に対応することができないという課題があった
。
本発明は上記の点に鑑みてなされたものであり、半田接
合部を任意の高さのウェスト形状に変形させ得る半田付
け治具及び半田付は方法を提供することを目的とする。
〔課題を解決するための手段〕
上記課題を解決するために、本発明では、半導体素子(
15)をフリツプチップ接合により回路基板(14)に
半田付けするのに使用される半田付は治具において、 半導体素子(15)に取付けられた第1の吸引部材(1
1)と、 この第1の吸着部材(11)と対向配設され、第1の吸
着部材(11)を吸引して上記半導体素子(15)を回
路基板(14)から@閤させる方向に吸引力を与える第
2の吸引部材(12)と、上記回路基板(14)に立設
されて第2の吸引部材(12)を支持しており、上記吸
引力により変位する半導体素子(15)と当接すること
によりこの半導体素子(15)の変位をM制し、半導体
素子(15)と回路基板(14)とのIII寸法を一定
に保つスペーサ(13)と、 により構成したことを特徴とするものである。
また、半導体素子(15)をフリツプチップ接合により
回路基板(14)に半田付けする半田付は方法において
、 半導体素子(15)又は回路基板(14)の少なくとも
一方に半田(16)を設けた後、半田付けして半導体素
子(15)と回路基板(14)を仮接合し、 次に、この回路基板(14)上に、半導体素子(15)
を回路基板(14)から離間させる方向に吸引力を与え
ると共に、半導体素?(15)の上記吸引力による変位
を所定位置にて規制する半田付け治具(10)を取付け
、 続いて、この半田付け治具(10)が取付けられた回路
基板(14)及び半導体素子(15)を熱処理炉(17
)に通して半田(16)を溶融すると共に、半田付け治
具(10)により半導体素子(15)を上記吸引力にて
変位させた後、上記所定位置にてその変位をMtlJす
ることにより半田(16)をウェスト形状に形成するこ
とを特徴とするものである。
(作用) 上記構成とすることにより、半導体素子(15)を吸引
する手段(11,12)は熱処理炉ではなく半田付け治
具(10)に設けられるため、従来の簡単な構成の熱処
理炉をそのまま用いることが可能となる。
また、第1及び゛第2の吸引部材(11,12)による
吸引力により半導体素子(15)は@路基板(14)か
ら離開する方向に変位し、これに伴ない半田(16)は
引き伸ばされウェスト形状となる。この際、半導体素子
(15)の変位は半田付は治具(10)により所定位置
でIllされるため、半田(16)が剥されることはな
く熱歪みによる応力を緩衝するのに適したウェスト形状
とすることができる。
更に、半田付け治具(10)は回路基板(14)の上部
に取付けられるため、スペーサ(13)は回路基板(1
4)の厚さにより影響を受けることはなく、よって回路
基板(14)の厚さに拘らず半田(16)の形状を任意
のウェスト形状とすることができる。
〔実施例〕
次に本発明の実施例について図面と共に説明する。第1
図は本発明の一実施例である半田付は治具10を示して
いる。この半田付は治具10は、第1の吸引部材となる
磁性板材11.第2の吸引部材となる磁石12.及びス
ペーサ13とにより構成される極めて簡単な構造とされ
ており、後述する半田付は方法において用いられるもの
である。
また、図中、14は回路基板を、15は半導体素子を、
16は半田(梨地で示す)を夫々示している。尚、説明
の便宜上、回路基板14.半導体素子15.半田16を
総称して半導体装置9という。
磁性材料11は、例えば−辺10Mの正方形状で厚さ0
.2.(以下、正方形状を口で、厚さをtで示す)のコ
バールよりなる板材であり、半導体素子15の上面に取
付けられている。磁石12は磁性材料である5s−Go
を磁化した構成とされている。スペーサ13は例えばコ
バールよりなる柱状部材であり、磁石12の下面四隅位
置に配設され磁石12を支持するものである。
尚、回路基板14は例えばアルミナ基板(035am、
  0.6履t)で構成されており、また半導体素子1
5は例えばシリコン(010履、0.3履t)で構成さ
れており、更に半田16はInにより構成されている。
また第1図に示す半導体装置は、半田付は治具10を用
いない通常のりフロー処理を既に行なっており、よって
回路基板14と半導体素子15は半田16により接合さ
れており、また半田16の形状は表面張力により太鼓状
の形状となっている。
上記構成とされた半田付は治具10は、回路基板14上
に磁性板材11が磁石12の下面と対向するように取付
けられる。即ち、本発明に係る半田付は治具10により
、磁性板材11を吸引する磁石12は、リフロー装置で
はなく回路基板14に取付けられることになる。
また、第1図に示す半田付は治具10が回路基板14上
に配設された状態で、磁石12の下面と磁性板材の上面
との離間寸法Xは、所定寸法(例えば50μm)となる
よう構成されている。これは、スペーサ13の長さを適
宜設定することにより容易に調整することができる。こ
の1111間寸沫Xは、半田16をウェスト形状に変形
するために半導体素子15を変位させる寸法であり、こ
の離間寸法Xを大きくとると、半田16の括れは矧くな
り、また離間寸法xを小さくすると半田16の括れは太
くなる。上記のようにスペーサ14の長さを調整するこ
とにより離間寸法Xは任意に設定することができるため
、半田16の括れ(即ち、半田16のウェスト形状)を
自在に調整できる。よって、半田16の形状を熱歪みに
よる応力を緩衝させるのに最も適した形状とすることが
できる。
また、スペーサ13は回路基板14上に設けられるもの
であり、磁石12の^さは回路基板14の上面を基準と
して位置決めされる。よって、回路基板14の厚さ寸法
に拘らず磁石12の位置決めを行なうことができる。
第2図は第1図に示す取付は治具10を取付けた半導体
装H9をリフロー装M17に入れ加熱した状態を示して
いる。加熱により半田16は再び溶融し、半導体素子1
5は回路基板14に対し若’TIにわたり上下方向へ変
位可能となる。また、半導体素子15の上面には磁性板
材11が設けられており、かつその上部には磁石12が
スペーサ13により対向配置されている。よって、磁石
12の磁力により半導体素子15は吸引され上方へ変位
する。これに伴ない半田16も上方へ引き上げられ、よ
って半田16の形状は太鼓状形状よりウェスト形状に変
化する。
この際、半導体素子15の変位量(即ち、離開寸法X)
は、スペーサ13の長さを調整することにより、半田1
6の形状が熱歪みによる応力を緩衝させるのに最も適し
たウェスト形状となるよう設定されている。これにより
、半導体素子15と半田16の接合界面に作用する応力
を緩和でき、フリップチップ接合の信頼性を向上させる
ことができる。
次に、上記半田付は治具10を用いた回路基板14と半
導体素子15との半田付は方法について説明する。
先ず、回路基板14の上面に形成されているパッドTi
極に半田16(半田バンプ)をめっき或は蒸着a等によ
り形成する。続いてその上部に半導体素子15をペース
トを介して載置した上で、第3図に示すようにリフロー
装@17に通して加熱処理を行ない、半導体素子15を
回路基板14に仮接合する。この時、半田16は表面張
力により太鼓状の形状となっている。
続いて仮接合を行なった半導体装w9を冷却した後、前
述した半田付は治具10を回路基板14上に取付ける(
この状態は第1図に示す状態である)。この際、回路基
板が第4図に示されるような大型回路基板18であり、
複数個の種類の異なる(大きさ、厚さ等が異なる)半導
体素子19a〜19cを搭載するものである場合には、
各半導体素子19a〜19cに対応した半田付け治具2
0a〜20cを夫々作成し、これを各半導体素子19a
〜19cに取付けることにより、各半導体素子19a〜
19Cを接合する半田に一括的にウェスト形状を形成さ
せることができる。
半田付け治具10が取付けられると、続いて半導体装置
9はリフロー装置t17に入れられ、再び加熱される。
この時用いられるリフロー装置117は、一般に従来よ
り用いられている吸引手段(例えばN磁石)を有しない
ものである。即ち、半田16にウェスト形状を形成させ
るため半導体素子15を吸引する手段は、半田付け治具
10に設けられているため、リフロー装v117は従来
から用いられているリフロー装置をそのまま用いること
ができる。これにより、リフロー装W117の小型化及
び低コスト化を図ることができる。
リフ0−装置17により加熱処理が行なわれると、半田
16は再び溶融し、半導体素子15は変位可能となる。
また、磁性板材11は磁石12に吸弓1されているため
、半導体素子15は磁性板材11と共に上方へ変位し、
これに伴ない半田16も引き上げられ、第2図に示すよ
うに、半田16はウェスト形状となる。このウェスト形
状は前述したようにスペーサ13の長さを調整すること
により、最も熱歪みによる影響が発生しない形状となる
よう構成されている。
続いて半導体装N9をリフロー装w!17から取り出し
、冷却した上で半田付け治具10を取外すことにより、
第5図に示すように、回路基板14と半導体11115
とがウェスト形状を有した半田16により接合された半
導体装I19が形成される。
上記した半田付は方法によれば、例えば設計変更等によ
り回路基板14.半導体素子15の厚さ寸法や形状に変
更があったとしても、磁石12の形状やスペーサ13の
長さを変更するだけの簡単な作業で対応することが可能
である。
尚、上記実施例では吸引手段として磁力を用いた構成を
示したが、これに限らfl例えばバキュームノズルを用
いて半導体素子を吸い上げるような吸引手段を用いても
良い。
(発明の効果〕 上述の如く、本発明によれば、リフロー装置に半導体素
子を吸引する手段を設ける必要がなくなるため、リフロ
ー装置の小型化及び低コスト化を図ることができ、また
0路基板の厚さ←よらず半田の中央部を任意の形状に括
れさせることができよって熱歪みによる応力を有効に緩
衝させることができるためフリップチップ接合の信頼性
を向上させることができる等の特長を有する。
【図面の簡単な説明】
第1図は本発明の一実施例である半田付け治具を示す図
、 第2図は第1図に示す状態より加熱され半導体素子が上
方へ@着された状態を示す図、第3図は半導体素子を回
路基板に仮結合している状態を示す図、 第4図は複数個の半導体素子を搭載する大型回路基板に
半田付け治具を取付けた状態を示す図、第5図は半田付
けが完了した半導体装置を示す図、 第6図は従来における半田付は方法の一例を説明するた
めの図である。 図において、 9は半導体装置、 10は半田付け治具、 11は磁性板材、 12は磁石、 13はスペーサ、 14は回路基板、 15は半導体素子、 16は半田、 17はリフロー装置、 18は大型回路基板 を示す。 第 図 第2図 第3図 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子(15)をフリツプチップ接合により
    回路基板(14)に半田付けするのに使用される半田付
    け治具であつて、 該半導体素子(15)に取付けられた第1の吸引部材(
    11)と、 該第1の吸着部材(11)と対向配設され、該第1の吸
    着部材(11)を吸引して該半導体素子(15)を該回
    路基板(14)から離間させる方向に吸引力を与える第
    2の吸引部材(12)と、該回路基板(14)に立設さ
    れて該第2の吸引部材(12)を支持しており、上記吸
    引力により変位する該半導体素子(15)と当接するこ
    とにより該半導体素子(15)の変位を規制し、該半導
    体素子(15)と該回路基板(14)との離間寸法を一
    定に保つスペーサ(13)と、 により構成したことを特徴とする半田付け治具。
  2. (2)半導体素子(15)をフリップチップ接合により
    回路基板(14)に半田付けする半田付け方法であって
    、 該半導体素子(15)又は該回路基板(14)の少なく
    とも一方に半田(16)を設けた後、半田付けして該半
    導体素子(15)と該回路基板(14)を仮接合し、 次に、該回路基板(14)上に、該半導体素子(15)
    を該回路基板(14)から離間させる方向に吸引力を与
    えると共に、該半導体素子(15)の上記吸引力による
    変位を所定位置にて規制する半田付け治具(10)を取
    付け、 続いて、該半田付け治具(10)が取付けられた回路基
    板(14)及び半導体素子(15)を熱処理炉(17)
    に通して該半田(16)を溶融すると共に、該半田付け
    治具(10)により該半導体素子(15)を上記吸引力
    にて変位させた後、上記所定位置にてその変位を規制す
    ることにより、該半田(16)をウェスト形状に形成す
    ることを特徴とする半田付け方法。
JP1306305A 1989-11-24 1989-11-24 半田付け治具及び半田付け方法 Pending JPH03165530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1306305A JPH03165530A (ja) 1989-11-24 1989-11-24 半田付け治具及び半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1306305A JPH03165530A (ja) 1989-11-24 1989-11-24 半田付け治具及び半田付け方法

Publications (1)

Publication Number Publication Date
JPH03165530A true JPH03165530A (ja) 1991-07-17

Family

ID=17955508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1306305A Pending JPH03165530A (ja) 1989-11-24 1989-11-24 半田付け治具及び半田付け方法

Country Status (1)

Country Link
JP (1) JPH03165530A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151552A (ja) * 2000-11-13 2002-05-24 Nec Corp 半導体製造装置
JP2008147518A (ja) * 2006-12-12 2008-06-26 Toyota Industries Corp 半田付け方法及び電子機器の製造方法
JP2010192489A (ja) * 2009-02-16 2010-09-02 Panasonic Corp 電子部品実装構造体の製造方法及び電子部品実装構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151552A (ja) * 2000-11-13 2002-05-24 Nec Corp 半導体製造装置
JP2008147518A (ja) * 2006-12-12 2008-06-26 Toyota Industries Corp 半田付け方法及び電子機器の製造方法
JP2010192489A (ja) * 2009-02-16 2010-09-02 Panasonic Corp 電子部品実装構造体の製造方法及び電子部品実装構造体

Similar Documents

Publication Publication Date Title
US5174021A (en) Device manipulation apparatus and method
US20030046812A1 (en) Chip-mounting device and method of alignment thereof
JPS6076189A (ja) 集積回路パツケージのアラインメントの方法
KR20040066023A (ko) 기판에 땜납 칼럼을 정렬시키고 접착시키는 장치 및 방법
JPH05129374A (ja) 半田ボールの搭載方法
JPH02303043A (ja) 電気部品を接続する方法
KR20200109493A (ko) 반도체 칩을 전사하는 전사 장치 및 방법
JP2581748B2 (ja) リードワイヤボンディング装置及び方法
JPH06295937A (ja) 光電素子の実装方法
KR20220100434A (ko) 플립 칩 본더
KR102252732B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP3183702B2 (ja) バンプ形成方法および装置
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
JP3467217B2 (ja) ボール転写装置及びボール転写方法
JP2764532B2 (ja) バンプの接合方法および接合装置
JPH09186162A (ja) 金属バンプの形成方法
JP2950338B2 (ja) メタルマスク位置合わせ装置
JPH0465848A (ja) バンプ配列装置
JPH10308431A (ja) 半導体素子搭載装置
JP2007514555A (ja) Memsの部品を自己位置合わせさせるための方法およびシステム
JPH05198724A (ja) ピン接合装置およびピン接合方法
JP2005050854A (ja) 半導体装置の製造方法
JP3086125B2 (ja) 半導体チップへのバンプ形成方法および装置
JP2004363399A (ja) 電子部品のダイボンディング方法及びダイボンディング装置
JPH0428476A (ja) リード付表面実装部品のはんだ付け方法