JPH03165576A - 量子細線半導体装置およびその製造方法 - Google Patents
量子細線半導体装置およびその製造方法Info
- Publication number
- JPH03165576A JPH03165576A JP1305613A JP30561389A JPH03165576A JP H03165576 A JPH03165576 A JP H03165576A JP 1305613 A JP1305613 A JP 1305613A JP 30561389 A JP30561389 A JP 30561389A JP H03165576 A JPH03165576 A JP H03165576A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gas
- forming
- electron supply
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having one-dimensional [1D] charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、共通したオーミック電極及び共通したゲート
電極から構成され、且つ動作層が細線状に仕切られてお
り、量子細線を形成していることを特徴とする半導体装
置及びその製造方法に関するものである。
電極から構成され、且つ動作層が細線状に仕切られてお
り、量子細線を形成していることを特徴とする半導体装
置及びその製造方法に関するものである。
（従来の技術）
近年、分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍＥｐｉｔａｘｙ； ＭＢＥ）や原子層エピタキシー
（Ａｔｏｍｉｃ ＬａｙｅｒＥｐｉｔａｘｙ； ＡＬＥ
）等に代表されるようなエピタキシャル成長技術をはじ
め、原子層単位で膜厚を制御し、界面の乱れが１．２原
子層に抑えられた良質のへテロ構造の作製が可能となっ
ている。又、不純物の添加を選択的に行うことにより、
ヘテロ界面上に高移動度の２次元電子ガス系を形成しう
るようになってきた。一方半導体素子の集積化、高速化
の要請から、素子の微細化が叫ばれ、その加工技術も大
きく発展を遂げている。量産レベルでは既に１／４ｐｍ
級のゲート加工が行われつつあり、研究レベルでは実に
０．１ｐｍを下回る微細加工も可能となっている。
ａｍＥｐｉｔａｘｙ； ＭＢＥ）や原子層エピタキシー
（Ａｔｏｍｉｃ ＬａｙｅｒＥｐｉｔａｘｙ； ＡＬＥ
）等に代表されるようなエピタキシャル成長技術をはじ
め、原子層単位で膜厚を制御し、界面の乱れが１．２原
子層に抑えられた良質のへテロ構造の作製が可能となっ
ている。又、不純物の添加を選択的に行うことにより、
ヘテロ界面上に高移動度の２次元電子ガス系を形成しう
るようになってきた。一方半導体素子の集積化、高速化
の要請から、素子の微細化が叫ばれ、その加工技術も大
きく発展を遂げている。量産レベルでは既に１／４ｐｍ
級のゲート加工が行われつつあり、研究レベルでは実に
０．１ｐｍを下回る微細加工も可能となっている。
以上の結晶成長技術と微細加工技術により高速デバイス
素子の作製がなされ、その素子特性の向上がなされてき
ている。特に２次元系のデバイス素子として選択ドープ
構造２次元電子ガス電界効果トランジスタはその飛躍的
な高速特性及び雑音特性により既に広く実用化されてい
る。上記技術をもってすれば更に低次元の電子系の形成
が可能である。ド・ブロイ波長程度の径をもつ細線を作
製した場合には高移動度が期待できることもあって、そ
の１次元系の伝導現象の研究解明、更にデバイスへの応
用が試みられている。
素子の作製がなされ、その素子特性の向上がなされてき
ている。特に２次元系のデバイス素子として選択ドープ
構造２次元電子ガス電界効果トランジスタはその飛躍的
な高速特性及び雑音特性により既に広く実用化されてい
る。上記技術をもってすれば更に低次元の電子系の形成
が可能である。ド・ブロイ波長程度の径をもつ細線を作
製した場合には高移動度が期待できることもあって、そ
の１次元系の伝導現象の研究解明、更にデバイスへの応
用が試みられている。
細線中の電子の振舞いに於ては普遍的伝導度揺らぎと呼
ばれる磁場に対する伝導度の揺らぎが存在する。これは
細線中の電子の流れるいくつかの複数の経路に於てその
長さにそれぞれ微妙な距離の相違が存在することに寄る
ものである。細線中の不純物散乱体の配置が原因となっ
て細線中の各経路を伝わってきた各電子波間に干渉が生
じ、伝導度に影響を及ぼすことになる。磁場により電子
波の位相には変化が誘起される。電子波間の干渉は複雑
に変化し、伝導度にある種の揺らぎを引き起こす。これ
が普遍的伝導度揺らぎである。この揺らぎはパリスチッ
ク伝導に近いと考えられるが、量子干渉効果のデバイス
応用に当たってはこの現象は本質的な雑音源となってし
まい特性向上の妨げとなる。揺らぎを回避するには錯乱
体を減らすこと、あるいは細線幅を狭くし電子の伝導経
路を少なく抑えることが必要である。細線の寸法を小さ
くして行くことにより電子の運動は量子化され１次元的
な振舞いをするようになる。１次元系に於ては不純物ポ
テンシャルの影響を受けにくくなり散乱確立は低下し、
従って移動度は増加することになる。
ばれる磁場に対する伝導度の揺らぎが存在する。これは
細線中の電子の流れるいくつかの複数の経路に於てその
長さにそれぞれ微妙な距離の相違が存在することに寄る
ものである。細線中の不純物散乱体の配置が原因となっ
て細線中の各経路を伝わってきた各電子波間に干渉が生
じ、伝導度に影響を及ぼすことになる。磁場により電子
波の位相には変化が誘起される。電子波間の干渉は複雑
に変化し、伝導度にある種の揺らぎを引き起こす。これ
が普遍的伝導度揺らぎである。この揺らぎはパリスチッ
ク伝導に近いと考えられるが、量子干渉効果のデバイス
応用に当たってはこの現象は本質的な雑音源となってし
まい特性向上の妨げとなる。揺らぎを回避するには錯乱
体を減らすこと、あるいは細線幅を狭くし電子の伝導経
路を少なく抑えることが必要である。細線の寸法を小さ
くして行くことにより電子の運動は量子化され１次元的
な振舞いをするようになる。１次元系に於ては不純物ポ
テンシャルの影響を受けにくくなり散乱確立は低下し、
従って移動度は増加することになる。
１次元系量子細線を応用した半導体装置としていくつか
の構造が提案されている。例えばＹ、 Ｃ，Ｃｈａｎｇ
らがアプライド・フイジックスルターズ（Ａｐｐｌｙｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）第４７巻１３２
４頁で提案しているものがあげられる。第３図はそのＦ
ｉｇ、 １として示されているものである。第３図（ａ
）に示すようにＡｌの組成の異なるＡｌｘｌＧａ１−ｘ
ｌＡｓ／Ａｌｘ２Ｇａ１−ｘ２Ａｓ超格子構造の側面に
ＧａＡｓ井戸層、Ａｌｘ３Ｇａ１−ｘ３Ａｓ障壁層を再
成長し、ＡｌｘｌＧａ１−ｘｌＡｓ／ＧａＡｓ／Ａｌ、
３Ｇａ１−エ３Ａｓ、Ａｌｘ２Ｇａ１−．２Ａａ／Ｇａ
Ａｓ／Ａｌｘ３Ｇａ１−１３Ａｓ量子井戸のエネルギー
順位に差が生じるのを利用しており、ＧａＡｓバッファ
ー層中に１次元細線が形成される。第３図（ｂ）、（ｅ
）は各々ｘｙ平面上、原子面上でみた場合のエネルギー
準位の構造を示している。
の構造が提案されている。例えばＹ、 Ｃ，Ｃｈａｎｇ
らがアプライド・フイジックスルターズ（Ａｐｐｌｙｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）第４７巻１３２
４頁で提案しているものがあげられる。第３図はそのＦ
ｉｇ、 １として示されているものである。第３図（ａ
）に示すようにＡｌの組成の異なるＡｌｘｌＧａ１−ｘ
ｌＡｓ／Ａｌｘ２Ｇａ１−ｘ２Ａｓ超格子構造の側面に
ＧａＡｓ井戸層、Ａｌｘ３Ｇａ１−ｘ３Ａｓ障壁層を再
成長し、ＡｌｘｌＧａ１−ｘｌＡｓ／ＧａＡｓ／Ａｌ、
３Ｇａ１−エ３Ａｓ、Ａｌｘ２Ｇａ１−．２Ａａ／Ｇａ
Ａｓ／Ａｌｘ３Ｇａ１−１３Ａｓ量子井戸のエネルギー
順位に差が生じるのを利用しており、ＧａＡｓバッファ
ー層中に１次元細線が形成される。第３図（ｂ）、（ｅ
）は各々ｘｙ平面上、原子面上でみた場合のエネルギー
準位の構造を示している。
又、Ｄ、 Ｂ、 Ｒｅｎ５ｃｈらがアイ・イー・イー・
イー・トランザクション（ＩＥＥＥ Ｔｒａｍｓａｃｔ
ｉｏｎ）の第ＥＤ−３４巻２２３２頁に示しているよう
なものもある。第４図に示しているのはそのＦｉｇ、
１として掲載されている図である。
イー・トランザクション（ＩＥＥＥ Ｔｒａｍｓａｃｔ
ｉｏｎ）の第ＥＤ−３４巻２２３２頁に示しているよう
なものもある。第４図に示しているのはそのＦｉｇ、
１として掲載されている図である。
不純物無添加ＧａＡｓ基板に対し、ソース、ドレイン方
向に平行にＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ
）４１により細線状にＳｉイオンを複数本イオン注入し
、伝導層４２を形成している。又、開田らが第２０回ソ
リッド・ステート・デバイスズ・アンド・マテリアルズ
・コンファレンス（Ｓｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉ
ｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｃｏｎｆｅｒｅ
ｎｃｅ）のアブストラクト５０３頁に報告しているよう
な構造、すなわちＡｌＧａＡａ／ＧａＡｓ選択ドープ構
造による２ＤＥＧ層を用い、キャップＧａＡｓ層のみを
細線状に形成したＦＥＴも報告されている。この他にも
、干渉露光によりストライブ状のゲートを形成した ＧａＡｓ／ＡｌＧａＡｓ選択ドープ構造電界効果トラン
ジスタに対し、ゲート電圧をかけて伝導層を擬１次元化
するなどの例も発表されている。以上に示したこれらの
例は共に相互コンダクタンスの向上が確認されており、
量子細線構造の電界効果トランジスタの有効性を示して
いるといえる。
向に平行にＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ
）４１により細線状にＳｉイオンを複数本イオン注入し
、伝導層４２を形成している。又、開田らが第２０回ソ
リッド・ステート・デバイスズ・アンド・マテリアルズ
・コンファレンス（Ｓｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉ
ｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｃｏｎｆｅｒｅ
ｎｃｅ）のアブストラクト５０３頁に報告しているよう
な構造、すなわちＡｌＧａＡａ／ＧａＡｓ選択ドープ構
造による２ＤＥＧ層を用い、キャップＧａＡｓ層のみを
細線状に形成したＦＥＴも報告されている。この他にも
、干渉露光によりストライブ状のゲートを形成した ＧａＡｓ／ＡｌＧａＡｓ選択ドープ構造電界効果トラン
ジスタに対し、ゲート電圧をかけて伝導層を擬１次元化
するなどの例も発表されている。以上に示したこれらの
例は共に相互コンダクタンスの向上が確認されており、
量子細線構造の電界効果トランジスタの有効性を示して
いるといえる。
（発明が解決しようとする課題）
従来の技術で述べた例の中のいくつかに示したような再
成長を含むフロセスにより作製される構造の半導体装置
は、デバイス作製上その条件設定が困難であり、プロセ
ス自体の複雑化を招く。
成長を含むフロセスにより作製される構造の半導体装置
は、デバイス作製上その条件設定が困難であり、プロセ
ス自体の複雑化を招く。
動作層が量子細線構造であるような半導体装置を得るも
っとも簡単な方法はチャネル層と電子供給層を成長した
後２次元電子ガス層をメサにより細かないくつかの部分
に分割することである。その上で各動作層上に共通した
ゲート電極を形成する。この場合厳密な微細量子細線を
形成するのは困難であるが、擬１次元細線構造の半導体
装置を作製する上では充分であり、この構造によっても
量子細線の効果をデバイス性能に反映させる上では大い
に期待できる。この場合最も問題となるのは、メサエッ
ヂに於て２次元電子ガス層とゲート電極金属の接触部分
が増え、実質上の接触面積が増大する。これはゲートリ
ークの増大を引き起こし、又耐圧の低減を招くこととな
る。通常の選択ドープ構造２次元電子ガスＦＥＴの場合
にはこのような箇所が少ないため動作する上ではほとん
ど問題とならないが、ここで考えているような構造のＦ
ＥＴに対してはこの問題は深刻であり、特にＩｎＧａＡ
ｓ／ＩｎＡｌＡｓ系等の材料系を用いる場合などは装置
作動上の大きな欠点となる。
っとも簡単な方法はチャネル層と電子供給層を成長した
後２次元電子ガス層をメサにより細かないくつかの部分
に分割することである。その上で各動作層上に共通した
ゲート電極を形成する。この場合厳密な微細量子細線を
形成するのは困難であるが、擬１次元細線構造の半導体
装置を作製する上では充分であり、この構造によっても
量子細線の効果をデバイス性能に反映させる上では大い
に期待できる。この場合最も問題となるのは、メサエッ
ヂに於て２次元電子ガス層とゲート電極金属の接触部分
が増え、実質上の接触面積が増大する。これはゲートリ
ークの増大を引き起こし、又耐圧の低減を招くこととな
る。通常の選択ドープ構造２次元電子ガスＦＥＴの場合
にはこのような箇所が少ないため動作する上ではほとん
ど問題とならないが、ここで考えているような構造のＦ
ＥＴに対してはこの問題は深刻であり、特にＩｎＧａＡ
ｓ／ＩｎＡｌＡｓ系等の材料系を用いる場合などは装置
作動上の大きな欠点となる。
この問題を避けるため、チャネル層のすぐ上に数十人の
不純物無添加スペーサを設け、エツチングをそこで停止
させることでゲート金属とチャネルの直接的な接触を回
避し、ゲートリークの問題を解消する方法も考えられる
。しがしエツチングをスペーサで停止させるような選択
的なエツチングプロセスは大変難しい。
不純物無添加スペーサを設け、エツチングをそこで停止
させることでゲート金属とチャネルの直接的な接触を回
避し、ゲートリークの問題を解消する方法も考えられる
。しがしエツチングをスペーサで停止させるような選択
的なエツチングプロセスは大変難しい。
本発明は上記のような問題を解決し、しかも特性の向上
が期待できる新規構造の量子細線半導体装置と共に、そ
の製造方法を提供するものである。
が期待できる新規構造の量子細線半導体装置と共に、そ
の製造方法を提供するものである。
（課題を解決するための手段）
本発明の電界効果トランジスタは、半絶縁性基板上のチ
ャネル層と、該チャネル層の両側にこのチャネル層を挟
むように相対する一対のオーミック電極と、この両オー
ミック電極間のチャネル層上のすくなくとも一部にチャ
ネル方向に細線状にエツチングされ、かつ、表面側から
基板側に向かってＡｌモル比Ｘを順次増加された電子供
給層該電子供給上に前記チャネル層に対し垂直方向に形
成されたゲート電極とを備えてなることを特徴とする。
ャネル層と、該チャネル層の両側にこのチャネル層を挟
むように相対する一対のオーミック電極と、この両オー
ミック電極間のチャネル層上のすくなくとも一部にチャ
ネル方向に細線状にエツチングされ、かつ、表面側から
基板側に向かってＡｌモル比Ｘを順次増加された電子供
給層該電子供給上に前記チャネル層に対し垂直方向に形
成されたゲート電極とを備えてなることを特徴とする。
また、その製造方法は、半絶縁性基板上にチャネル層を
形成する工程と、このチャネル層上にＡｌのモル比を減
少させながら電子供給層を結晶成長させる工程と、前記
電子供給層を塩素ガス及び塩素以外のハロゲンガスの混
合ガスを主成分とするガスを用いて細線状にエツチング
形成する工程と、前記不純物添加ＡｌＧａＡｓ層上にオ
ーミック電極を形成する工程と、該オーミック電極間に
あって前記不純物添加ＡｌＧａＡｓ層上にゲート電極を
形成する工程とを含むことを特徴とする。
形成する工程と、このチャネル層上にＡｌのモル比を減
少させながら電子供給層を結晶成長させる工程と、前記
電子供給層を塩素ガス及び塩素以外のハロゲンガスの混
合ガスを主成分とするガスを用いて細線状にエツチング
形成する工程と、前記不純物添加ＡｌＧａＡｓ層上にオ
ーミック電極を形成する工程と、該オーミック電極間に
あって前記不純物添加ＡｌＧａＡｓ層上にゲート電極を
形成する工程とを含むことを特徴とする。
また、上記製造方法において、電子供給層を細線状にエ
ツチング形成する工程で用いた塩素ガス及び塩素以外の
ハロゲンガスの混合ガスを主成分とするガスに代えて、
塩素ガス及び塩素ガスの混合ガスを主成分とするガスを
用いることを特徴とする。
ツチング形成する工程で用いた塩素ガス及び塩素以外の
ハロゲンガスの混合ガスを主成分とするガスに代えて、
塩素ガス及び塩素ガスの混合ガスを主成分とするガスを
用いることを特徴とする。
（作用）
ゲート電極は常に電子供給層上にあり、メサエッヂ部分
でゲート電極金属とチャネルである２ＤＥＧ層が接触す
ることはない。したがって接触によるゲートリークの問
題を回避することが可能となる。すなわち電子供給層の
Ａｌモル比を表面側から基板側に行くにしたがって順次
増加するように設定し、塩素とハロゲンガスの混合ガス
を用いた選択エツチングを行うことにより、量子細線形
成時におけるメサエッチングの際にエツチングが２ＤＥ
Ｇ層にまで達しないようにすることが可能となる。これ
は、Ａｌを含む電子供給層表面にＡｌのハロゲン化物が
生成されエツチングの進行が抑えられるためである。又
、塩素及び酸素の混合ガスを主成分とするガスを用いた
高温下でのガスエツチングによっても得ることが出来る
。これはガス中の酸素が電子供給層の表面にＡｌの酸化
膜を作ることで塩素によるガスエツチングの進行を妨げ
ることによりエツチングの選択性を用いたものである。
でゲート電極金属とチャネルである２ＤＥＧ層が接触す
ることはない。したがって接触によるゲートリークの問
題を回避することが可能となる。すなわち電子供給層の
Ａｌモル比を表面側から基板側に行くにしたがって順次
増加するように設定し、塩素とハロゲンガスの混合ガス
を用いた選択エツチングを行うことにより、量子細線形
成時におけるメサエッチングの際にエツチングが２ＤＥ
Ｇ層にまで達しないようにすることが可能となる。これ
は、Ａｌを含む電子供給層表面にＡｌのハロゲン化物が
生成されエツチングの進行が抑えられるためである。又
、塩素及び酸素の混合ガスを主成分とするガスを用いた
高温下でのガスエツチングによっても得ることが出来る
。これはガス中の酸素が電子供給層の表面にＡｌの酸化
膜を作ることで塩素によるガスエツチングの進行を妨げ
ることによりエツチングの選択性を用いたものである。
このとき、エツチング後の残りの電子供給層を、薄くし
て表面空乏層により直下では２ＤＥＧキヤリアが形成さ
れないようにすることでチャネルの細線化は充分になす
ことが可能である。
て表面空乏層により直下では２ＤＥＧキヤリアが形成さ
れないようにすることでチャネルの細線化は充分になす
ことが可能である。
（実施例）
第１図に本発明の一実施例を示す。同図（ａ）はチャネ
ルに垂直な面の断面図であり、同図（ｂ）はチャネルに
平行な面の断面図である。半絶縁性基板としてＧａＡｓ
基板１を用い、この上にチャネル層として不純物無添加
ＧａＡｓ層（ｉ−ＧａＡｓ）２を形成しである。その上
には細線状にエツチングされた電子供給層としてｎ＋−
ＡｌＧａＡｓ層３ａ、３ｂ、３ｃが形成されている。こ
のｎ＋−ＡｌＧａＡｓ層は図に示すように段階的にＡｌ
組成を変化させてもよいし、徐々になめらかに変化させ
てもよい。４のｎ −ＧａＡｓはキャップ層である。
ルに垂直な面の断面図であり、同図（ｂ）はチャネルに
平行な面の断面図である。半絶縁性基板としてＧａＡｓ
基板１を用い、この上にチャネル層として不純物無添加
ＧａＡｓ層（ｉ−ＧａＡｓ）２を形成しである。その上
には細線状にエツチングされた電子供給層としてｎ＋−
ＡｌＧａＡｓ層３ａ、３ｂ、３ｃが形成されている。こ
のｎ＋−ＡｌＧａＡｓ層は図に示すように段階的にＡｌ
組成を変化させてもよいし、徐々になめらかに変化させ
てもよい。４のｎ −ＧａＡｓはキャップ層である。
ゲート５はチャネル方向と垂直方向に形成されている。
次に第２図（ａ）〜（ｅ）の工程図を用いて製造方法を
説明する。
説明する。
半絶縁性ＧａＡｓ基板１上に不純物無添加ＧａＡｓ層２
を適当な厚みで成長させる。この時の厚みはチャネルに
対し基板１からの影響が無視できる程度の厚みを意味す
る。続いて不純物添加ＡｌｘＧａ１−ｚＡｓ層４を成長
させるわけであるが、ここのＡｌモル比Ｘは、基板側か
ら表面側へいくにしたがって段階的に減少するように設
定する。ここでは例えばｘ ＝ ０．３がら０までを０
．１０づつ１００人づつ設定するものとする。つまり不
純物添加ＡｌＧａＡｓ層をＡｌ□、３Ｇａ□、７Ａｓ層
３ａ、Ａｌｏ、２Ｇａ□、ＢＡｓ層３ｂ、 Ａｌｏ、Ｉ
Ｇａｏ、ｇＡｓ層３ｃと連続して成長する。ここでの不
純物濃度は例えば２Ｘ１０１８ｃｍ−３とする。最後に
ソース抵抗の低減を意図して不純物添加ＧａＡｓ層４を
例えば２刈い８ｃｍ−３の濃度で例えば５００人成長さ
せる。以上で基板の成長工程を終了する（第２図（ａ）
）二 次に素子間分離を意図してメサエッチングを行／ う。このとき同時に量子細線を形成するための電子供給
層のエツチングも行う。量子細線の分割方向はチャネル
方向である。細線の形成にあたる表面不純物添加ＧａＡ
ｓ層４及び不純物添加ＡｌＧａＡｓ層のエツチングにお
いては不純物添加ＡｌＧａＡＱＡ３ａ−ｂ中のＡｌモル
比によってエツチングを不純物添加ＡｌＧａＡｓ層中の
特定箇所で停止させることができる。このような選択エ
ツチングには塩素及びフッ素の混合ガスを主成分とする
ガスを用いた反応性イオンエツチング（ＲＩＥ； Ｒｅ
ａｃｔｉｖｅ−Ｉｏｎ−Ｅｃｈｉｎｇ）を使用すること
で容易に可能である。エツチング工程の実際はレジスト
８を用いた露光現像工程によりチャネルに相当する部分
のパターニングを行い（第２図（ｂ））、そのレジスト
８をマスクとして結晶エツチングを行う（第２図（Ｃ）
、（ｄ））。パターニングの際には光学マスクによる露
光でも良いが、量子効果等のデバイス特性向上を期待す
るためにはより細線の間隔を狭くすることが要求される
ため現状では荷電粒子線、あるいはＸ線、エキシマレー
ザ等の微細パターン形成可能な露光法を用いることが望
ましいといえる。但し、ガスエツチングを使用する際は
レジストのパターンを高温下でも支障のないように例え
ば絶縁膜等に転写する必要がある。
を適当な厚みで成長させる。この時の厚みはチャネルに
対し基板１からの影響が無視できる程度の厚みを意味す
る。続いて不純物添加ＡｌｘＧａ１−ｚＡｓ層４を成長
させるわけであるが、ここのＡｌモル比Ｘは、基板側か
ら表面側へいくにしたがって段階的に減少するように設
定する。ここでは例えばｘ ＝ ０．３がら０までを０
．１０づつ１００人づつ設定するものとする。つまり不
純物添加ＡｌＧａＡｓ層をＡｌ□、３Ｇａ□、７Ａｓ層
３ａ、Ａｌｏ、２Ｇａ□、ＢＡｓ層３ｂ、 Ａｌｏ、Ｉ
Ｇａｏ、ｇＡｓ層３ｃと連続して成長する。ここでの不
純物濃度は例えば２Ｘ１０１８ｃｍ−３とする。最後に
ソース抵抗の低減を意図して不純物添加ＧａＡｓ層４を
例えば２刈い８ｃｍ−３の濃度で例えば５００人成長さ
せる。以上で基板の成長工程を終了する（第２図（ａ）
）二 次に素子間分離を意図してメサエッチングを行／ う。このとき同時に量子細線を形成するための電子供給
層のエツチングも行う。量子細線の分割方向はチャネル
方向である。細線の形成にあたる表面不純物添加ＧａＡ
ｓ層４及び不純物添加ＡｌＧａＡｓ層のエツチングにお
いては不純物添加ＡｌＧａＡＱＡ３ａ−ｂ中のＡｌモル
比によってエツチングを不純物添加ＡｌＧａＡｓ層中の
特定箇所で停止させることができる。このような選択エ
ツチングには塩素及びフッ素の混合ガスを主成分とする
ガスを用いた反応性イオンエツチング（ＲＩＥ； Ｒｅ
ａｃｔｉｖｅ−Ｉｏｎ−Ｅｃｈｉｎｇ）を使用すること
で容易に可能である。エツチング工程の実際はレジスト
８を用いた露光現像工程によりチャネルに相当する部分
のパターニングを行い（第２図（ｂ））、そのレジスト
８をマスクとして結晶エツチングを行う（第２図（Ｃ）
、（ｄ））。パターニングの際には光学マスクによる露
光でも良いが、量子効果等のデバイス特性向上を期待す
るためにはより細線の間隔を狭くすることが要求される
ため現状では荷電粒子線、あるいはＸ線、エキシマレー
ザ等の微細パターン形成可能な露光法を用いることが望
ましいといえる。但し、ガスエツチングを使用する際は
レジストのパターンを高温下でも支障のないように例え
ば絶縁膜等に転写する必要がある。
続いてソース電極金属６及びドレイン電極金属７、例え
ばＡｕＧｅ／Ｎｉ／Ａｕをレジストを用いた蒸着リフト
オフ法により形成し、アロイによりオーミック電極を形
成する。あるいはイオン注入により導電部分を形成する
ことも考えられよう。オーミック電極６及び７が形成さ
れた時点でチャネル部分は細い細線状に分割されている
ことになる。
ばＡｕＧｅ／Ｎｉ／Ａｕをレジストを用いた蒸着リフト
オフ法により形成し、アロイによりオーミック電極を形
成する。あるいはイオン注入により導電部分を形成する
ことも考えられよう。オーミック電極６及び７が形成さ
れた時点でチャネル部分は細い細線状に分割されている
ことになる。
ここでこのチャネル部分にゲートを形成するわけである
が、例えばレジストを用いた蒸着リフトオフによりゲー
ト形成を行うのが一般的である。
が、例えばレジストを用いた蒸着リフトオフによりゲー
ト形成を行うのが一般的である。
ゲート金属５としては例えばＴｉ／ＡｌあるいはＴｉ／
Ｐｔ／Ａｕ等を蒸着し、リフトオフすることによりゲー
ト電極５を形成する。ゲート電極５はオーミック間のエ
ツチングされた形状を反映して波うった形を示すことに
なる（第２図（ｅ））。
Ｐｔ／Ａｕ等を蒸着し、リフトオフすることによりゲー
ト電極５を形成する。ゲート電極５はオーミック間のエ
ツチングされた形状を反映して波うった形を示すことに
なる（第２図（ｅ））。
以上により本発明におけるデバイスの作製を終了する。
上記実施例では、電子供給層を細線状にエツチングする
工程を先に行い、オーミック電極の形成工程を後に行っ
ているが、この工程は入れかえてもかまわない。上記実
施例に記載したような細線パターン形成をオーミック電
極形成前に行う工程は細線パターンを大きくすることに
よりパターンをオーミック電極内に食い込んだ形状を構
成することが可能であり、つまりチャネルに対するオー
ミックコンタクトの仕方が２次元的ではなく３次元的に
取るような形状を構成することが可能となる。一方、細
線パターン形成をオーミック電極形成後に行う工程は細
線パターンをオーミック電極間にいれ込むことが容易と
なり目合わせ精度の向上が期待できるというメリットが
ある。
工程を先に行い、オーミック電極の形成工程を後に行っ
ているが、この工程は入れかえてもかまわない。上記実
施例に記載したような細線パターン形成をオーミック電
極形成前に行う工程は細線パターンを大きくすることに
よりパターンをオーミック電極内に食い込んだ形状を構
成することが可能であり、つまりチャネルに対するオー
ミックコンタクトの仕方が２次元的ではなく３次元的に
取るような形状を構成することが可能となる。一方、細
線パターン形成をオーミック電極形成後に行う工程は細
線パターンをオーミック電極間にいれ込むことが容易と
なり目合わせ精度の向上が期待できるというメリットが
ある。
なお、上記実施例では、不純物添加ＡｌＧａＡｓ層のエ
ツチングは塩素とフッ素の混合ガスを主成分とするガス
を用いたＲＩＥにより行っているが、塩素と臭素など他
のハロゲンの混合ガスによるＲＩＥによっても可能であ
る。また、塩素と酸素の混合ガスを主成分とするガスを
用いた高温下でのガスエツチングによってもできる。こ
の場合、温度を例えば１５０°Ｃ〜４００°Ｃに、又分
圧を例えば塩素を１Ｏ−５Ｔｏｒｒ、酸素を１Ｏ−３Ｔ
ｏｒｒに設定すると、不純物添加ＡｌＧａＡｓ層Ａｌモ
ル比の違いによる選択エツチングが可能である。
ツチングは塩素とフッ素の混合ガスを主成分とするガス
を用いたＲＩＥにより行っているが、塩素と臭素など他
のハロゲンの混合ガスによるＲＩＥによっても可能であ
る。また、塩素と酸素の混合ガスを主成分とするガスを
用いた高温下でのガスエツチングによってもできる。こ
の場合、温度を例えば１５０°Ｃ〜４００°Ｃに、又分
圧を例えば塩素を１Ｏ−５Ｔｏｒｒ、酸素を１Ｏ−３Ｔ
ｏｒｒに設定すると、不純物添加ＡｌＧａＡｓ層Ａｌモ
ル比の違いによる選択エツチングが可能である。
さらに、本発明の実施例は特定の材料、特定の値を用い
て説明したがこれは理解を容易にするためのものであり
、例えばゲート電極に用いる金属として使用できるもの
はＴｉ／ＡｌやＴｉ／Ｐｔ／Ａｕに限るものではなく、
ショットキー接合を形成するものであればよく、この金
属組成が本発明の本質的な効果に変化をもたらせるもの
ではない。また、チャネル層もＧａＡｓに限らずＩｎＧ
ａＡｓでもがまわないし、電子供給層としてもＡｌを含
んでいればＡｌＩｎＡｓ等でも形成できる。
て説明したがこれは理解を容易にするためのものであり
、例えばゲート電極に用いる金属として使用できるもの
はＴｉ／ＡｌやＴｉ／Ｐｔ／Ａｕに限るものではなく、
ショットキー接合を形成するものであればよく、この金
属組成が本発明の本質的な効果に変化をもたらせるもの
ではない。また、チャネル層もＧａＡｓに限らずＩｎＧ
ａＡｓでもがまわないし、電子供給層としてもＡｌを含
んでいればＡｌＩｎＡｓ等でも形成できる。
（発明の効果）
本発明においてはゲートが不純物添加ＡｌＧａＡｓ層中
の特定箇所に形成されるため、ゲート金属と量子井戸層
に於ける電子ガスが直接接触することはなく、したがっ
てゲートリークの心配はない。
の特定箇所に形成されるため、ゲート金属と量子井戸層
に於ける電子ガスが直接接触することはなく、したがっ
てゲートリークの心配はない。
又、不純物添加ＡｌＧａＡｓに於けるＡｌのモル比を適
当な値にまで下げることによりＤＸセンター等のＡｌＧ
ａＡｓに於ける深い準位が現れるＡｌ組成のＡｌＧａＡ
ｓ層を適度な薄い層に限定することによりそのディープ
トラップを避けることが出来る等の利点がある。本発明
によりこれらの利点を活かし、ピンチオフ特性良く、高
相互コンダクタンスが期待できる擬１次元細線構造の半
導体装置が得られる。又、不純物添加ＡｌＧａＡｓ層中
のＡｌモル比を操作することによりエツチングに於ける
選択比を得ることができるので、このような構造の半導
体装置の製造に関しては塩素及びフッ素の混合ガスを主
成分とするガスを用いた反応性イオンエツチング（ＲＩ
Ｅ； Ｒｅａｃｔｉｖｅ−１ｏｎ−Ｅｃｈｉｎｇ）、又
は塩素及び酸素の混合ガスを主成分とするガスを用いた
ガスエツチングを使用することで容易に可能であり、プ
ロセスの条件設定に於て大幅な簡略化が可能である。
当な値にまで下げることによりＤＸセンター等のＡｌＧ
ａＡｓに於ける深い準位が現れるＡｌ組成のＡｌＧａＡ
ｓ層を適度な薄い層に限定することによりそのディープ
トラップを避けることが出来る等の利点がある。本発明
によりこれらの利点を活かし、ピンチオフ特性良く、高
相互コンダクタンスが期待できる擬１次元細線構造の半
導体装置が得られる。又、不純物添加ＡｌＧａＡｓ層中
のＡｌモル比を操作することによりエツチングに於ける
選択比を得ることができるので、このような構造の半導
体装置の製造に関しては塩素及びフッ素の混合ガスを主
成分とするガスを用いた反応性イオンエツチング（ＲＩ
Ｅ； Ｒｅａｃｔｉｖｅ−１ｏｎ−Ｅｃｈｉｎｇ）、又
は塩素及び酸素の混合ガスを主成分とするガスを用いた
ガスエツチングを使用することで容易に可能であり、プ
ロセスの条件設定に於て大幅な簡略化が可能である。
第１図（ａ）、（ｂ）は本発明に於ける量子細線半導体
装置の構造を示す図であり、第２図（ａ）〜（ｅ）は本
発明に於ける量子細線半導体装置の製造方法を示す概念
図である。又、第３図、第４図は今までに発表されてい
る量子細線半導体装置の実施例を示す図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・不純物無添加
ＧａＡｓ１．３ａ−・・不純物添加Ａｌ□、３Ｇａ□、
７Ａｓ層、３ｂ−・・不純物添加Ａｌ□、２０ａｏ、Ｂ
Ａｓ層、３ｃ・・・不純物添加Ａｌｏ、ｌＧａ００ｇＡ
ｓ層、４・・・不純物添加ＧａＡｓＮ、５・・・ゲート
電極、６・・・ソース電極、７・・・ドレイン電極、８
・・ルジスト
装置の構造を示す図であり、第２図（ａ）〜（ｅ）は本
発明に於ける量子細線半導体装置の製造方法を示す概念
図である。又、第３図、第４図は今までに発表されてい
る量子細線半導体装置の実施例を示す図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・不純物無添加
ＧａＡｓ１．３ａ−・・不純物添加Ａｌ□、３Ｇａ□、
７Ａｓ層、３ｂ−・・不純物添加Ａｌ□、２０ａｏ、Ｂ
Ａｓ層、３ｃ・・・不純物添加Ａｌｏ、ｌＧａ００ｇＡ
ｓ層、４・・・不純物添加ＧａＡｓＮ、５・・・ゲート
電極、６・・・ソース電極、７・・・ドレイン電極、８
・・ルジスト
Claims (3)
- （１）半絶縁性基板上のチャネル層と、該チャネル層の
両側にこのチャネル層を挟むように相対する一対のオー
ミック電極と、この両オーミック電極間のチャネル層上
のすくなくとも一部にチャネル方向に細線状にエッチン
グされ、かつ、表面側から基板側に向かってＡｌモル比
ｘを順次増加させた電子供給層と、該電子供給層上に前
記チャネル層に対し垂直方向に形成されたゲート電極と
を備えてなることを特徴とする半導体装置。 - （２）半絶縁性基板上にチャネル層を形成する工程と、
このチャネル層上にＡｌのモル比を減少させながら電子
供給層を結晶成長させる工程と、前記電子供給層を塩素
ガス及び塩素以外のハロゲンガスの混合ガスを主成分と
するガスを用いて細線状にエッチング形成する工程と、
前記不純物添加ＡｌＧａＡｓ上にオーミック電極を形成
する工程と、該オーミック電極間にあって前記不純物添
加ＡｌＧａＡｓ層上にゲート電極を形成する工程とを含
むことを特徴とする半導体装置の製造方法。 - （３）半絶縁性基板上にチャネル層を形成する工程と、
このチャネル層上にＡｌのモル比を減少させながら電子
供給層を結晶成長させる工程と、前記電子供給層上にオ
ーミック電極を形成する工程と、前記電子供給層を塩素
ガス及び酸素ガスの混合ガスを主成分とするガスを用い
て細線状にエッチング形成する工程と、該オーミック電
極間にあって前記電子供給層上にゲート電極を形成する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305613A JP3038737B2 (ja) | 1989-11-24 | 1989-11-24 | 量子細線半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305613A JP3038737B2 (ja) | 1989-11-24 | 1989-11-24 | 量子細線半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165576A true JPH03165576A (ja) | 1991-07-17 |
| JP3038737B2 JP3038737B2 (ja) | 2000-05-08 |
Family
ID=17947249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1305613A Expired - Fee Related JP3038737B2 (ja) | 1989-11-24 | 1989-11-24 | 量子細線半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038737B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908306A (en) * | 1993-01-29 | 1999-06-01 | Sony Corporation | Method for making a semiconductor device exploiting a quantum interferences effect |
| JP2010238975A (ja) * | 2009-03-31 | 2010-10-21 | Asahi Kasei Electronics Co Ltd | 半導体装置とその製造方法 |
| US8035927B2 (en) | 2008-01-28 | 2011-10-11 | Hitachi Global Storage Technologies Netherlands B.V. | EMR magnetic sensor having its active quantum well layer extending beyond an over-lying semiconductor layer end with tab and lead structure for improved electrical contact |
-
1989
- 1989-11-24 JP JP1305613A patent/JP3038737B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908306A (en) * | 1993-01-29 | 1999-06-01 | Sony Corporation | Method for making a semiconductor device exploiting a quantum interferences effect |
| US8035927B2 (en) | 2008-01-28 | 2011-10-11 | Hitachi Global Storage Technologies Netherlands B.V. | EMR magnetic sensor having its active quantum well layer extending beyond an over-lying semiconductor layer end with tab and lead structure for improved electrical contact |
| JP2010238975A (ja) * | 2009-03-31 | 2010-10-21 | Asahi Kasei Electronics Co Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3038737B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07101739B2 (ja) | 半導体装置 | |
| JPH07335867A (ja) | 電界効果トランジスタ | |
| JPH0812913B2 (ja) | 半導体装置及びその製造方法 | |
| US6528370B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| JPH0613411A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2770340B2 (ja) | 半導体装置、絶縁ゲート型電界効果トランジスタ及びショットキーゲート型電界効果トランジスタ | |
| JPH03165576A (ja) | 量子細線半導体装置およびその製造方法 | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| KR100199024B1 (ko) | 두개의 비대칭 양자점을 갖는 평면 공명관통 트랜지스터 | |
| JPH08213594A (ja) | 電界効果トランジスタ | |
| JPS6353711B2 (ja) | ||
| JPH0511656B2 (ja) | ||
| JP2903590B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59181069A (ja) | 半導体装置 | |
| JPH02189978A (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| JPS6235678A (ja) | ダブル・ヘテロ型電界効果トランジスタ | |
| JPS61268069A (ja) | 半導体装置 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPH028450B2 (ja) | ||
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JPH025439A (ja) | 半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |