JPH03165607A - フェーズドアレーアンテナ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業の利用分野〕 この発明は例えば人工１Ｍ星に搭載し、軌道上にて任意
の方向にビーム形成を行うフェーズドアレーアンテナ装
置に関するものである。

〔従来の技術〕

フェーズドアレーアンテナはサブアレーと呼ばれる複数
のアンテナ素子が構成する等位相面を所望の方向に対し
て垂直平面とすることにより、ｔニームを形成するアン
テナである。８１械走査の７二テナに比べて、ビーム切
換が短時間で精度よ＜マ゛うことができる。さらに、１
つのアンテナ素子り故障しても残りのアンテナ素子でカ
バーできるため非常に高い信頼度が得られるアンテナで
ある。

第２図は従来のフェーズドアレーアンテナ装ざの構成図
である。図において、（１）は形成するビーム方向のデ
ータであり、（２）は位相量算出回路で決る。上記位相
量算出回路（２）は計算機を含んでおりあらかじめ入力
されている。Ｎ個（Ｎは任意の正Ｃ整数）のアンテナ素
子の位置及び使用する周波部と、上記ビーム方向のデー
タ（１）を用いて所望の方向ヘビームを向けるための最
適な位相量を、Ｎ個のアンテナ素子（１６１）〜（１６
Ｎ）について８ビット９精度で計算し、Ｎ個のＭ（Ｍは
任意の正の整数）ビット位相量（３）を（ＮｘＭ）ビッ
トの移相器ドライバ■に出力する。上記（Ｎ×ＭＩビッ
トの移相器ドライバ■ば（Ｎ×Ｍ）個のトランジスタ回
路であり。

上記Ｎ個のＭピット位相量（３）の各ビットの“１゛パ
′０＃の状態によって、トランジスタの“ＯＮ”““Ｏ
ＦＦ”の状態が決定する。上記（Ｎ×Ｍ）ビットの移相
器ドライバ（■のトランジスタ出力（１３１）〜（１３
Ｎ）は、第１から第ＮのＭビットディジタル移相器（１
４１）〜（１４Ｎ）に出力される。Ｍビットディジタル
移相器（ハはＰＩＮダイオードを用いｔこハイブリッド
結合形の移相器がフェーズドアレー用として一般的であ
り、このＰＩＮダイオードに逆バイアスあるいは順バイ
アスを加えることにより位相量が設定される。上記第１
から第ＮのＭビットディジタル移相器（１４１）〜（１
４Ｎ］によってそれぞれ対応する第１から第Ｎのアンテ
ナ素子（１６１）〜（１６Ｎ）の位相量が決まり、上記
第１から第Ｎのアンテナ素子（１６１）〜（１６Ｎ）が
上記の形成するビーム方向のデータ（１）が示す方向に
等位相面を生成する乙とによってフェーズドアレーアン
テナのビームを形成する。

〔発明が解決しようとする課題〕

第２図に示すような従来のフェーズドアレーアンテナ装
置においては（ＮｘＭ）個のトランジスタ回路で構成さ
れる（Ｎ×Ｍ）ビットの移相器ドライバ（■の消費電力
が他の部分こと比べて大きく、かつその変動も大きい。

これば２位相量算出＠　ｌ５ｆ２１のある出力ビットの
状態１ζよって移相器ドライバ（Φ内の対応するトラン
ジスタがＯＮ　”が“ＯＦＦかが決まり２位相量算出回
路（２）の出力ビットは入力されるビーム方向のデータ
（１）によって不規則に変化するためである。つまり１
位相量算出回路（２）の出力ビットが°“１″のとき、
移相器ドライバ（ＯのトランジスタがＯＮ”になるよう
に設計されている場合２位相量算出回路（２）の（Ｎ×
Ｍ）ビットの出力（３）において“１ｎの数が多ければ
多いほど。

移相器ドライバ（Φの消費電力は大きくなる。さらに、
入力されるビーム方向のデータ（１）によれば最悪の場
合、移相器ドライバ■の消費電力がゼロとなることも考
えられる。

地上におけろフェーズドアレーアンテナ装置においては
、移相器ドライバ（■の消費電力変動に十分対処できろ
大容量の定電圧源を用意できるだろうし、またアンテナ
素子数を十分多くできるので。

統計的に“１ｎとなるピット数のバラツキは小さくなる
と言える。

しかし、このフェーズドアレーアンテナ装置を人工１￥
Ｊ星に搭載する場合２重量等の制限により地上の場合と
比べてはるかに少ないアンテナ素子数しか用意できない
ため、ビーム方向による位相量出力ビット数のバラツキ
は大きくなる。さらに。

消費電力１重量等の制限により地上の場合のように大き
な負荷変動に耐え得る大容量の電源を用意することが非
常に困難であるという課題があった。

また、移相器ドライバ（０の消費電力がゼロとなった場
合、従来の搭載用ＤＣ／ＤＣコンバークでは２次側出力
が過電圧となり、フェーズドアレーアンテナ装置を故障
させる可能性があるという課題があった。

この発明（よかかる課題を解決するためになされタモの
で、ビーム方向を変えることなく移相器ドライバの消費
電力変動を小さ（シ、かつ消費電力がゼロとならないフ
ェーズドアレーアンテナ装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るフェーズドアレーアンテナ装置は各アン
テナ素子の位相量の１つ１つに、アンテナ素子間の相対
位相を変えることなくに種類の適当なオフセット値を加
えることにより（Ｋ＋１）通りの絶対位相が違うが相対
位相は等しいというＮ個のアンテナ素子位相量を計算し
、この（Ｋ＋１）通りの中から最適な消費電力が得られ
るものを選択し、移相器ドライバに出力するように構成
したものである。

〔作　用〕

この発明においては、まず２位相量算出回路の出力であ
るＮ個のアンテナ素子のＭビット位相量にＫ［（類の適
当なオフセット値を加え（Ｋ＋１）種類のＮ個のアンテ
ナ素子Ｍビット位相量を得る。

次に（Ｋ＋１）種類の各ビット列の“１″の数をカウン
トし、あらかじめ設定した“１″の個数以上で、かつ（
ＮｘＭ）／２に一番近いビット列を選択し移相器ドライ
バに出力する。

これにより移相器ドライバの消費電力は、ある一定の値
より大きく、かつ平均に近い値とな９゜従って、消費電
力変動を最小にし、かつ消￥Ｒ電力がゼロとならないフ
ェーズドアレーアンテナ装置が可能となる。

〔実施例〕

第１図はこの発明の一実施例を示す構成図である。

図において、（１）〜（３）及び（■〜（０は上記従来
の〕工−ズドアレーアンテナ装匝と全く同一のものであ
る。また、（４１）〜（４Ｋ）は位相量算出回路（２）
が出力する第１のＮ個のアンテナ素子のＭビット位相量
（３）にに種類の適当なオフセット値を加えろための第
１から第Ｋ（Ｋば任意の正の整数）の加算器。

（６、）は上記第１のＮ個のアンテナ素子のＭピット位
相ｆ！　（３１のすべてのビット中の“１″の個数をカ
ウントする第１のカウンタ、（６□）〜（６にや□）は
上記第１から第にの加算器（４１）〜（４Ｋ）が出力す
る適当なオフセット値を加えられたに種類の第２から第
（Ｋ＋１）のＮ個のアンテナ素子のＭビット位相量（５
，）〜（５Ｋ）を入力とし、それぞれの入力ビット中の
“１″の個数をカウントする第２から第（Ｋ＋１）のカ
ウンタ、（８）は上記第１から第（Ｋ＋１）のカウンタ
（６Ｉ）〜（６に＋Ｉ）の出力（７Ｉ）〜（７に＋１）
の中から平均に一番近いものを選択するコンパレータ、
００１は上記コンパレータ（８）の出力（９）に従って
上記第１から第（Ｋ＋１）のＮ個のアンテナ素子のＭピ
ット位相量＋３１．（５１）〜（５Ｋ）の中から１つを
選択し、移相器ドライバ（至）に出力するセレクタであ
る。

上記第１図において、Ｂ単のために＝２．Ｍ＝４゜Ｎ＝
３の場合について具体的に説明する。また。

第１の加算！（４ｓ）は°″０００１”というオフセッ
ト。

第２の加算器（４２）は“＋１）０”というオフセット
を加算するものとする。

位相量算出回路（２）の出力が（００００）　、　（０
０００）　、　（０００１）とすると、第１の加算器（
４１）の出力は（０００１）。

（０００１）　、　（００１０）　、第２の加算器（４
２）の出力は（１）１０）。

（１）１０）、　（１）１））となる。第１から第３の
カウンタ（６１）〜（６，）の出力は、それぞれ　１，
３．１０となり。

平均値は１２／２で６だから、コンパレータ（８）は第
２のカウンタ（６□）の出力（７２）を選択し、セレク
タ００）は第１の加ｊ＠Ｉ（４，１の出力を移相器ドラ
イバに出力する。

同様にして位相量算出回路（２）の出力が　（１０１）
）。

（１）１０）、　（１）１））の場合を考える。

第１の加算器（４□）の出力は（１）００）、　（１）
１））。

（ｏｏｏｏ）　、第２の加算器（４□）の出力は（１０
０１）、　（１）００）　。

（１）０１）となり第１から第３のカウンタ（６１）〜
（６，）の出力は１０．６　、７となる。セレクタＱＯ
Ｉは第１の加算器（４、）の出力を選択する。

以上２つの具体例によれば、従来例においては消費電力
変動が“１′から“１）°′となるものが。

この発明の一実施例においては“３”から“６′″に押
えることができた。

以上のようにして位相量計算回路（２）の出力に適当な
オフセット値を加えることにより、ビーム方向を全く変
えることなく移相器ドライバの消費電力変動を小さくす
ることが実現される。

〔発明の効果〕

この発明は以上説明した通り１位相量算出回路が出力す
るＮ個のアンテナ素子のＭビット位相量にに種類のオフ
セット値を加え（Ｋ＋１）ａ＊のＮ個のアンテナ素子の
Ｍビット位相量を作り、この巾から最適なものを１つだ
け移相器ドライバに出力することにより、移相器ドライ
バの消費電力の変動を小さくするという効果があり、大
きな負荷変動に耐え得る大容量の電源を用意することが
困難な例えば衛星搭載用に有効である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すフェーズドアレーア
ンテナ装置の構成図、第２図は従来のフェーズドアレー
アンテナ装置を示す構成図である。 図において（２）は位相量算出回路、（’ｉｌ＋〜（４
）ｋは第１〜第にの加算器、　（６］　１〜（６）。や
、ｌは第１〜第１に＋ｌ＋のカウンタ、　（８１はコン
パレータ、　ＱＯＩはセレクタ。 （Ｄは（ＮｘＭ）ピットの移相器ドライバ、Ｑ４）、〜
（２）Ｎは第１〜第ＮのＭピッＩ・ディジタル移相器、
（Ｌ）１〜（υＮは第１〜第Ｎのアンテナ素子である。 なお２図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　第１のアンテナ素子から第Ｎ（Ｎは任意の正の整数）
   のアンテナ素子までのＮ個のアンテナ素子を構成要素と
   するフェーズドアレーアンテナと、上記Ｎ個のアンテナ
   素子の位相量を設定する第１のＭ（Ｍは任意の正の整数
   ）ビットディジタル移相器から第ＮのＭビットディジタ
   ル移相器までのＮ個のＭビットディジタル移相器と、上
   記Ｎ個のＭビットディジタル移相器の各ビットに１対１
   に対応する（Ｎ×Ｍ）ビットの移相器ドライバと、形成
   すべきビーム方向を入力とし上記Ｎ個のアンテナ素子の
   最適位相量を出力する位相量算出回路と、上記位相量算
   出回路の出力に対しディジタルオフセット値を加算する
   第１の加算器から第Ｋ（Ｋは任意の正の整数）の加算器
   までのＫ個の加算器と、上記位相量算出回路の出力を入
   力とし、入力ビット中の“１”の個数をカウントする第
   １のカウンタと、上記Ｋ個の加算器をそれぞれ入力とし
   、入力ビット中の“１”の個数をカウントする第２のカ
   ウンタから第（Ｋ＋１）のカウンタまでのＫ個のカウン
   タと、上記第１のカウンタから上記第（Ｋ＋１）のカウ
   ンタの出力値を入力とし、上記第Ｋ＋１のカウンタの出
   力の中から平均に近いものを選択するコンパレータと、
   上記位相量算出回路の出力と上記第１の加算器から第Ｋ
   の加算器の出力を入力とし、上記コンパレータの出力に
   従って１つを選択し上記（Ｎ×Ｍ）ビットの移相器ドラ
   イバに出力するセレクタを備えたことを特徴とするフェ
   ーズドアレーアンテナ装置。