JPH03232302A

JPH03232302A - フエーズドアレーアンテナ装置

Info

Publication number: JPH03232302A
Application number: JP2774790A
Authority: JP
Inventors: Hiroshi Niimura; 新村　博
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-02-07
Filing date: 1990-02-07
Publication date: 1991-10-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業の利用分野〕この発明は例えば２人工東屋に搭載し、軌道上にて任意
の方向にビーム形成を行うフェーズドアレーアンテナ装
置に関するものである。

〔従来の技術］フェーズドアレーアンテナは、サブアレーと呼ばれる複
数のアンテナ素子が構成する等位相面を。

所望の方向に対して垂直平面とすることにより。

ビームを形成するアンテナである。機械走査のアンテナ
と比較して、ビームの切換を短時間でかつ高精度に実現
することができる。さらに、１つのアンテナ素子が故障
しても、残りのアンテナ素子でカバーできるため、非常
に高い信ｇ度が得られるアンテナである。

第２図は、従来の７二−ズドアレーアンテナ装置の構成
図である。

図において、（１１は形成するビーム方向のデータであ
り、（２）は位相１算出回路である。上紀位相貴算出回
路（２）は、計算機を含んでおり、あらかじめ入力嘔れ
ている。Ｎ（Ｎは任意の正の整数）個のアンテナ素子の
位置及び使用する周波数と、上記ビーム方向のデータ（
１）を用いて、所望の方向へビームを向けるための最適
な位相量を、Ｎ個のアンテナ素子（＋ｓ、）〜（１８Ｎ
）について２Ｍビット（Ｍは任意の正の整数）の精度で
計算し、Ｎ個のＭビット位相１（５１）〜（３Ｎ）Ｔｈ
（Ｎ×Ｍ）ビットのラッチ回路０へ出力する。さらに、
上記位相量算出回路（２）は、ビーム方向のデータ（１
）を切り換えるタイミング信号１４）凱　上Ｍｅ　（Ｎ
　Ｘ　Ｍ　）ビットのラッチ回路ａａへ出力し、上記ラ
ッチ回路Ｉは、上記タイミング信号（４）のタイミング
で、Ｎ個のＭビット位相量（＋Ｓ＋）〜（１５Ｎ）をＮ
個のＭビット移相器ドライバ（＋６１）〜（１６Ｎ）へ
出力する。上記Ｎ個のＭピット移相器（＋６１）〜（１
６Ｎ）はそれぞれＭ個　合計（Ｎ×Ｍ）個のトランジス
タ回路であり、上記Ｎ個のＭビット位相１（１５１）〜
（１５Ｎ）の各ビットの１１１ｎ、ｎ□″の状態によっ
て、トランジスタのＴｌ０ＮＴＩ　　ｌｌ０ＦＦＩＩの
状態が決定する。上記Ｎ個のＭビット移相器ドライバ（
＋６１）〜（＋６Ｎ）のトランジスタ出力（＋７１）〜
（１７Ｎ）は、第１から第ＮのＭビットディジタル移相
器（ｔａｌ）〜（１８Ｎ）に出力される。ディジタル移
相器としては、　　ＰＩＮ　ダイオードを用いたハイブ
リッド結合形の移相器が、フェーズドアレー用として一
般的であ抄、このＰＩＮダイオードに逆バイアスあるい
は順バイアスを加えることにより２位相量が設定される
。上記第１から第ＮのＭビットディジタル移相器（ｌＥ
ｈ）〜（１８Ｎ）によって、それぞれ対応する第１から
第Ｎのアンテナ素子（２ｈ）〜（２ＯＮ）の位相量が決
まり。

上記第１から第Ｎのアンテナ素子（２Ｃｈ）〜（２ＯＮ
）が上記形成するビーム方向のデータ（１）が示す方向
に２等位相面を生成することによって、フェーズドアレ
ーアンテナのビームを形成する。

〔発明が解決しようとする課題〕

第２図に示すような従来のフェーズドアレーアンテナ装
置においては、（Ｎ×Ｍ）個のトランジスタ回路で構成
されるＮ個のＭビット移相器ドライバ（＋６１）〜（１
６Ｎ）の消費電力が、他の部分に比べて大きく、かつそ
の変動も大きい。これは位相量算出回路（２）のある出
力ビットの状態によって。

移相器ドライバ（１６１）〜（１６Ｎ）内の対応するト
ランジスタが”ＯＮ’ｄ４”ＯＦＦ”かが決定するが２
位相１算出回路（２）の出力ビットは、入力されるビー
ム方向のデータ（１）によって不規則に変化するためで
ある。例えば２位相量算出回路（２）の出力ビット力”
　１　’　Ｏトｔ’　ｐ　移相器トライバ（１６１）〜
（１６Ｎ）内のトランジスタがＯＮ”になるように設計
されている場合９位相１算出回路（２；の出力は、ラッ
チ回路α４を経て出力され、その出力（１５ｔ）〜（１
５Ｎ）に２いて１１１１の数が多ければ多いほど、Ｎ個
のＭビット移相器ドライバ（Ｉｈ）〜（１６Ｎ）の消費
電力は大きくなる。さらに、入力されるビーム方向のデ
ータ（１）によっては、最悪の場合、Ｎ個のＭビット移
相器ドライバ（１６１）〜（１６Ｎ）の消費電力がゼロ
となることも考えられる。

地上におけるフェーズドアレーアンテナ装置においては
、Ｎ個のＭビット移相器ドライバ（Ｉｈ）〜（１６Ｎ）
の消費電力の変動に十分対処できる大容量の定電圧源を
用意できるだろうし、またアンテナ素子数Ｎを十分大き
くとるので、統計的に１１１１１となるビット数のバラ
ツキは小さクナリ。

消費電力は平均化される。

しかし、この７エーズドアレーアンテナ装置を。

人工衛星に搭載する場合２重量等の制限により地上の場
合と比べてはるかに少ないアンテナ素子数しか用意でき
ないため、ビーム方向によるビット数のバラツギは大き
くなる。さらに、消費電力。

重量等の制限により、地上の場合のように大きな負荷変
動に耐え得る実害１の電源を用意することが非常に困難
であるという課題があった。また。

Ｎ個のＭビット移相器ドライバ（１６１）〜（１６Ｎ）
の消費電力がゼロとなった場合、従来の搭載用電源であ
るＤ　Ｃ／Ｄ　Ｃコンバータでは、２次側出力が過電圧
となり、フェーズドアレーアンテナ装置を故障させると
いう裸曙があった。

この発明はかかる課萌を解決するために、なされたもの
で、ビーム方向を変えることなくＮ個のＭビット移相器
ドライバ（＋６１）　５（１６Ｎ）の消費電力変動を小
さくシ、かつ消費電力がゼロとならないフェーズドアレ
ーアンテナ装置を得ることを目的とする。

〔諌題を解決するための手段〕

この発明に係わるフェーズドアレーアンテナ装置は、各
アンテナ素子の位相量の１つ１つに、ディジタル移相器
の最小単位の位相量を適当な回数だけ加算するようにし
たものである。

〔作用〕

この発明は、まず２位相量算出回路の出力であるＮ個の
アンテナ素子のＭビット位相量のビット列の１ｎの数を
加算器にてカウントし、　あらかじめ設定した範囲に入
るまで、ディジタル移相器の最小単位の位相量を加算す
ることにより、各アンテナ素子の最適な絶対位相を計算
する。次に。

この＠を移相器ドライバに出力する。

これにより、移相器ドライバの消費電力は、設定し之範
囲に入ることになり、従って。消費電力を平均化し、か
つ消費電力がゼロとならないフェーズドアレーアンテナ
装置が可能となる。

〔実施例〕

第１図は、この発明の一実施例を示す構成図である。

図において、（１）〜唯３）及び１ト４は、上記従来の
７二−ズドアレーアンテナ装置と全く同一のものである
。また、　　（Ｅｈ）〜（８Ｎ）は位相１算出回路（２
）が出力するＮ個のＭビン８位相１ｔ（５１）〜（５Ｎ
）　ｔ−それぞれプリセット値とし、論理和ゲー１−　
＋６＋から出力されるクロック（７）で、同時にカウン
トアツプする第１から第ＮまでのＮ個のＭビットカウン
タ。

αＧは、上記第１から第ＮまでのＮ個のＭビットカウン
タ（８１）〜（８Ｎ）の出力（９１）〜（９Ｎ）のすべ
てのビット中の１ｎの個数をカウントする加算器。

Ｂ３は上記加算器の出力１Ｄが内部にあらかじめ設定さ
れた範囲にある時だけ出力するマグニチュードコンパレ
ータ、（６）は外部から入力されるクロック＋５１１マ
グニチユードコンパレータｔ１２の出力でマスクするた
めの論理和ゲートである。

上記第１図において、簡単のためＭ＝４．Ｎ＝３の場合
について具体的に説明する。

位相量算出回路（２）の出力が（０１１１）、（１１０
１）、（Ｉｌｌｌ）とすると、第１から第３の４ビツト
カウンタ（８１）〜（８３）出力（９１）〜（９３）は
、それぞれ（０１１１）、（１１０１）、（１１１１）
とプリセットされる。加算器部の出力ＩはＢ１１０ＩＴ
トナル。　マグニチュードコンパレータｃＬりの設定範
囲を４≦に≦８とすると　Ｊｇｎは範囲外となり、上記
マグニチュードコンパレータ１３の出力ａ３はＩｌｌ、
Ｂ１となる。従って、外部から入力されるクロック（５
）は、論理和ゲート（６）の出力（７）として、上記第
１から第３の４ビツトカウンタ（Ｂ１）〜（８５）に入
力され、Ｂ１から第３の４ビツトカウンタ（８１）〜（
Ｂ３）の出力（９１）〜（９５）は（１０００）。

（ｊｌｔｏ）、（ｏｏｏｏ）とカウントアツプする。

この時２加算器（至）の出力は１１となり、　上記マグ
ニチュードコンパレータｆ１３の範囲内となり、出力Ｑ
３はｎ　ＨＩ＋となる。　この時以降は、外部から入力
されるクロック（５）は、論理和ゲート（６）に入力さ
れる上記マグニチュードコンパレータＵの出力α１にマ
スクされて、上記第１から第３の４ビットカウンタ（８
１）〜（８３）に出力されない。従って、再度位相１算
出回路（２）の出力（５１）〜（５５）にプリセットさ
れるまでは、上記第１から第３の４ビツトカウンタ（８
１）〜（８３）の出力（９１）〜（９３）は変化しない
。

同様にして２位相量算出回路（２）の出力が（０１０Ｇ
）、（００１Ｇ）、（０００Ｇ）の場合を考えると、最
終的な第１から第３の４ビツトカウンタ（８１）〜（８
５）の出力（９１）〜（９３）は、それぞれ（０１０１
）、（００１１）、（０００１）となる。

以上の具体例２つを比較すれば、従来例においては、消
費電力変動が’１０″から−１となるものが、この発明
の一実施例においては　１１４ｆｆ　　から１５Ｎの変
動に抑えることができた。

以上のようにして２位相量算出回路の出力に。

位相ｉｉ′ｔ−加えることにより、ビーム方向を全く変
えることなく、移相器ドライバの消費電力の変動を小さ
くすることが実現される。

〔発明の効果〕

この発明は以上説明した通り２位相量算出回路が出力す
るＮ個のアンテナ素子のＭビット位相量に適当な位相量
を加算することにより、Ｎ個のアンテナ素子の相対位相
を変化させることなく、移相器ドライバの消費電力の変
動を小さくするという効果がある。従って、大きなｊｉ
Ｌ＆変動に耐え得る大容量の電′ａ１ｆｔ用意すること
が回置な衛星搭載用のフェーズドアレーアンテナシステ
ムを実現させる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すフェーズドアレーア
ンテナ装置の構成図、第２図は従来の７エーズドアレー
アンテナ装置ｋを示す構成図である。図において、（２）は位相量算出回路、（６）は論理和
ゲー）　、　　（８１）　〜（８Ｎ）は第１から＠Ｎｌ
”のＮａのＭビットカウンタ、　（ｌｏは加算器、１３
はマグニチュードコンパレータ、α馨は（Ｎ×Ｍ）ビッ
トのラッチ回路、　　（１６１）〜（＋　６Ｎ）はＮ個
のＭビット移相器ドライバ　（１８１）〜（１８Ｎ）は
Ｍビットディジタル移相器、　　（２０＋）〜（２ＯＮ
）はＮ個のアンテナ素子である。なお９図中同一符号は同一または相当部分をホす。

Claims

【特許請求の範囲】

形成すべきビーム方向を入力とする位相量算出回路と、
上記位相量算出回路の出力をそれぞれプリセット値とす
る第１から第ＮまでのＮ（Ｎは任意の正の整数）個のＭ
（Ｍは任意の正の整数）ビットカウンタと、上記Ｎ個の
Ｍビットカウンタの出力を入力とし上記位相量算出回路
からのタイミング信号に従つて切り替える（Ｎ×Ｍ）ビ
ットのラッチ回路と、上記（Ｎ×Ｍ）ビットのラッチ回
路の出力を入力とする第１から第ＮまでのＮ個のＭビッ
ト移相器ドライバと、上記Ｎ個のＭビット移相器ドライ
バの出力をそれぞれ入力とする第１から第ＮまでのＮ個
のＭビットディジタル移相器と、上記Ｎ個のＭビットデ
ィジタル移相器によつてそれぞれ位相量を設定される第
１から第ＮまでのＮ個のアンテナ素子を構成要素とする
フエーズドアレーアンテナと、上記Ｎ個のＭビットカウ
ンタの出力である（Ｎ×Ｍ）ビット中の“１”の総数を
カウントする加算器と、上記加算器の出力を入力とする
マグニチュードコンパレータと、外部から入力されるク
ロック信号と上記マグニチュードコンパレータの出力を
入力とする論理和ゲートを備えたことを特徴とするフエ
ーズドアレーアンテナ装置。