JPH0316659B2 - - Google Patents

Info

Publication number
JPH0316659B2
JPH0316659B2 JP59109805A JP10980584A JPH0316659B2 JP H0316659 B2 JPH0316659 B2 JP H0316659B2 JP 59109805 A JP59109805 A JP 59109805A JP 10980584 A JP10980584 A JP 10980584A JP H0316659 B2 JPH0316659 B2 JP H0316659B2
Authority
JP
Japan
Prior art keywords
bus
signal
grant
master
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59109805A
Other languages
English (en)
Other versions
JPS6015765A (ja
Inventor
Suchiibun Nooguren Kento
Eritsuku Uoogerusubaagu Robaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6015765A publication Critical patent/JPS6015765A/ja
Publication of JPH0316659B2 publication Critical patent/JPH0316659B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理システム、特に互いに非同
期的な複数のバス・マスタが接続された共通バス
に対するアクセスの制御に関する。
〔従来技術〕
バスが複数のバス・マスタに接続された時にバ
スに対する制御を行なう種々の方法が工夫されて
いる。特にバス・マスタが非同期的な場合は問題
は重大である。というのはそのようなシステムに
は、事象を計時するための共通クロツク信号が存
在しないからである。非同期的なバス・マスタに
関してよく用いられる制御の１つの型は、バス・
マスタをループ中に直列に接続し、最初のバス・
マスタが優先装置となり、いわゆる「デージー・
チエイン」中の次の装置が下位の優先順位を有す
るようにすることである。この種のシステムにお
いて、バス・マスタがバスに対するアクセスを望
むと、バス・マスタはバス要求信号を出し、この
信号は、バス調停器に送られそこでバスが現在利
用可能か否かが判定される。もしバスが利用可能
であれば、バス調停器から最初のバス・マスタ即
ち最高優先順位の装置にバス承認信号が送られ
る。バス承認信号を受け取ると、最初のバス・マ
スタは自分の局所クロツクにその信号を同期さ
せ、バスをアクセスする必要があるかどうかを判
定する。もし局所バス要求が出ていれば、そのバ
ス・マスタはバスの制御を獲得しその動作を行な
う。もし最初のバス・マスタが何のバス要求も出
していなければ、それはバス承認信号を２番目の
バス・マスタに渡す。そのバス・マスタは承認信
号を局所クロツクに同期させ、次に局所バス要求
が出ているかどうかを判定する。もしそうでなけ
れば、そのバス・マスタはバス承認信号を３番目
のバス・マスタに送り、このようにしてバス要求
を出しているバス・マスタがそれを受け取るまで
動作が反復される。
〔発明が解決しようとする問題点〕
上記のシステムにおいて、各バス・マスタで受
信したバス承認信号を局所クロツクに同期させる
時に、かなりの時間遅延が発生する。しかしなが
ら、もし最初のバス・マスタがバス承認信号を処
理し自分自身のためにバスの制御を獲得し且つ同
期にバス承認信号が次のバス・マスタに送られる
のを許したとすれば、両者がバスを獲得するため
の処理を開始することが起こりうるので、信号を
通過させる前に同期が行なわれなければならない
のである。また、最初のバス・マスタが、後続す
るバス・マスタに既に開始した処理を停止させる
ために、バス承認否定信号を出すことも考えられ
るが、そうすれば、下流のバス・マスタに回復不
可能な混乱を生じるかもしれない。これを防ぐた
めに、受信したバス承認信号を局所クロツクに同
期させるための同期回路が各バス・マスタに設け
られる。その結果生じる遅延はかなりのものであ
つて、信号を同期させるために使われる時間はバ
ス・マスタのサイクル時間の10％以上になりう
る。本発明の目的はその遅延の少なくとも一部を
除去することである。
〔問題点を解決するための手段〕
この目的を達成するため、本発明のアクセス制
御システムは共通バスに接続された複数の非同期
的に動作するバス・マスタ装置と、バス調停装置
と、上記バス・マスタ装置の各々を、最高の優先
順位を持つバス・マスタ装置が直接上記バス調停
装置に接続されるように、優先順位の順に直列式
に接続する手段とを有するシステムにおいて、上
記バス調停装置又は先行するバス・マスタ装置か
らのバス承認信号を同期するための同期ラツチへ
のクロツキングを少なくとも局所バス要求信号を
出す前の所定期間禁止するとともにバス承認通過
信号によつて局所バス要求許可信号を制御する手
段を少なくとも１つの上記バス・マスタ装置に設
けたことを特徴としている。
〔作用〕
本発明はバス・マスタがバス承認信号を受け取
つた時に同期遅延なしにバスを獲得できるように
している。バスの獲得を可能にするために、バ
ス・マスタはバス承認通過信号が下流の処理装置
に出るのを防ぐために同期ラツチのクロツキング
を禁止する。またバス・マスタがバスに関する要
求を調べる時にバス承認通過信号を安定化するた
めに、局所バス要求信号を出す前に短かい期間の
間、同期ラツチのクロツキングが禁止される。も
しバス・マスタがバスの制御を必要としていると
判断すれば、バス・マスタは、バスの制御の獲得
を完了し制御を取得したことをバス調停器に知ら
せるのに充分な期間にわたつて同期ラツチのクロ
ツキングを禁止し続ける。
〔実施例〕
第１図は、３個のバス・マスタ１０，１１及び
１２が共通バス１３によつて共有資源１４に接続
された本発明の実施例を示す。例えばバス・マス
タはメモリを共有する３つの異なつたデータ処理
装置であり、メモリ又は共通バスが共有資源と考
えられる。バス１３に関する制御は、バス・マス
タが制御線１５を通じてバス調停器１６にバス要
求信号を出すことによつて得られる。もしバスが
利用可能ならば、バス調停器は、バス・マスタ１
０の回線制御部１８へ信号線１７を通じてバス承
認信号を出す。もしバス・マスタ１０がバスに対
する要求を出していなければ、バス承認信号は信
号線１９を経て２番目のバス・マスタ１１の回線
制御部２０に伝えられる。もし２番目のバス・マ
スタがバス要求信号を出していなければ、バス承
認信号は信号線２１を経て３番目のバス・マスタ
１２の回線制御部２２へ伝えられる。
バス要求信号を出しているバス・マスタが入力
部でバス承認信号を受け取ると、これはバス１３
の制御を獲得し、バス承認信号が下流の次のバ
ス・マスタに伝わるのを阻止する。バスの制御を
有するバス・マスタはバス調停器１６に信号を送
り、バス調停器は送信していたバス承認信号を落
とす。このようにしてバスの制御を有するバス・
マスタは少なくとも１サイクルの間バスの制御を
保持できる。
第２図及び第３図の回路は、第１図のバス・マ
スタの回線制御部１８，２０及び２２で用いられ
る回路である。基本的に、第２図の回路は、局所
バス要求信号を出しているバス・マスタが同期遅
延なしにバス承認信号の受信時にバスを制御する
ことができるという概念を実現するように設計さ
れている。そのようなバス獲得が許される条件
は、下流のバス・マスタに活性なバス承認通過信
号が送られていないことである。
第２図の回路はその概念を下記のように実現し
ている。AND回路３１をエネーブルするために
局所タイミング・サイクルがタイミング信号PG、
即ち信号３６を出す時にバス・マスタ１が局所要
求信号３０を有していると仮定する。それ自身の
局所サイクルのその時点で、局所バス要求信号３
２がAND回路３３に加えられる。もしバス承認
信号（BUS ACK）３４がバス調停器１６から
来ると、AND回路３３は、以前のバス承認信号
が下流の処理装置に伝えられていないという条件
の下でバス・マスタ１がバスを獲得するのを可能
にする。上記条件はAND回路３３への１入力と
してのバス承認通過否定信号３５（BUS ACK
PASS）によつて満足される。従つて以上述べた
回路の部分は、バス承認信号を内部クロツクに同
期させることなく、AND回路３３が活性化して
いる時バス・マスタ１がバス１３の制御を獲得す
ることを可能にする。
バス要求許可信号５０が最初のバス・マスタに
出ることを可能にするために、バス承認通過信号
が安定である必要がある。即ち、バス承認通過信
号がAND回路３３への安定な入力であるために、
同期した何らかの以前のバス承認信号を有する必
要がある。その安定性を得るために、タイミング
信号PG（信号３６）出る前の一定期間、第３図に
示す同期回路中のいかなる変化も阻止する必要が
ある。これは、タイミング信号PF（信号３９）の
受信時にラツチ・クロツク阻止信号４０を出す
AND回路３７及びOR回路３８によつて行なわれ
る。ラツチ・クロツク阻止信号４０は反転され
NAND回路４１（第３図）に与えられる。この
回路は同期ラツチ４２のクロツキングを阻止す
る。ラツチ４３はラツチ４２の状態の変化に応答
してのみ状態を変化させるので、ラツチ４３の出
力の安定性が保証される。即ち局所バス要求信号
３２が出される時に、バス承認通過信号４４及び
バス承認通過否定信号３５の安定性が保証され
る。必要なことは、ラツチ４２及び４３を安定す
るのに充分な時間だけタイミング信号PFがタイ
ミング信号PGに先行することである。
第２図で、バス要求許可信号５０が出ると、ラ
ツチ５１がセツトされ、それによつてラツチ・ク
ロツク阻止信号４０がラツチ４２及び４３による
バス承認信号３４の処理を禁止し続ける。このよ
うにして、バス承認信号３４が活性で且つ最初の
バス・マスタがバス１３を獲得する処理を行なつ
ている期間中は、バス承認信号３４は（バス承認
通過信号４４として）下流の処理装置に伝達され
得ない。バス１３が第１のバス・マスタによつて
捕獲されると、そのバス・マスタはバス調停器に
バス承認信号３４を落とさせるような信号を出
し、それによつてバス承認否定信号３４Ａを付勢
しラツチ５１をリセツトする。
タイミング信号PG（信号３６）が活性な期間中
に第１のバス・マスタ１０が局所要求信号を持た
ない場合、第１のバス・マスタはバスの制御を獲
得せず、従つてラツチ５１はセツトされない。そ
の場合、ラツチ４３及び４３は、AND回路３７
が活性な短かい期間即ちタイミング信号PFとPG
が出る間の期間のみ禁止される。その前後は、バ
ス承認信号３４を受取ると、バス承認信号は同期
化され、その信号は下流の処理装置に（バス承認
通過信号４４として）伝達される。
以上の説明からわかるように、下流のバス・マ
スタがバス要求信号を出し、その結果バス調停器
１６が第１のバス・マスタにバス承認信号を出し
たとすると、第１のバス・マスタはAND回路３
７が活性な期間中にそれ自身の局所バス要求信号
を出すことによつてバス承認信号を「盗む」こと
ができる。従つて優先順位の高いバス・マスタは
バス承認信号を使用する前にそれを同期化しない
ことによつて時間遅延を節約できるのみならず、
下流の優先順位の低い処理装置からのバス承認信
号を「盗む」ことによる時間の節約もできる。
また、AND回路３７が活性な期間は、バス承
認通過否定信号３５に不安定性が生じる可能性を
防ぐのに充分な長さを持たなければならない。そ
の要求を満足させるために、タイミング信号PF
とPGとの間の期間は、バス承認信号がラツチ４
２及び４３を伝播する時間及びバス承認信号３４
と受信とラツチ・クロツク信号６０との受信との
間の同期の欠如によるラツチ４２の準安定状態を
覆うための時間を包含するのに充分な程長くなけ
ればならない。
本発明の特定の実施例の詳細な説明を、第３図
の同期ラツチ回路と共に第４図及び第５図に参照
して行なう。
第５図のタイミング図で、最初の信号は局所バ
ス・マスタ・ラツチ・クロツク信号６０であつ
て、この実施例では32MHzの矩形波である。次の
８つの信号PA〜PH、局所タイミング信号を与
えるために32MHzの矩形波によつて駆動される
（図示していない）リング・カウンタの出力であ
る。このカウンタは、バス制御論理からのバス承
認信号を待機するためにPAタイミング信号に続
いて停止することができ、またバス・サイクル中
にアドレスされた資源からのバス転送承認信号を
待機するためにPF信号に続いて停止することも
できる。これらの待機期間は、非同期システム中
の不確定な期間である。第５図に示すタイミング
図は、第４図のバス承認回路の機能を説明するた
めだけに使われる。多くの他のタイミングが可能
である。
第４図の論理回路で、ANDゲート１００から
の出力信号は局所バス要求信号３２である。この
信号は、バス・サイクルが要求されるべきである
と局所バス・マスタが判定しバス要求が要求され
たことを示す信号３０を出す時に発生する。信号
３０はPGクロツク信号３６の立ち上り及びPBク
ロツク信号６２の立ち下りと組み合されて、局所
バス要求信号３２を発生する。前述のように、リ
ング・カウンタはPAクロツクの終了時とPBクロ
ツクの終了時との間にバス承認信号の到来を待つ
て停止し得るので、局所バス要求信号３２の実際
の期間はバス応答に依存して変化する。信号３２
はオープン・コレクタ駆動器１０１により増幅さ
れ、信号３２Ａを形成する。この信号は他のバ
ス・マスタ要求と組み合され、信号線１５（第１
図）を介してバス調停器１６に与えられるグロー
バル・バス要求信号を形成する。
ANDゲート３３は、要求されたバス・サイク
ルがバス・マスタに利用可能になつた時を判定す
るために使われる。その出力、バス要求許可信号
５０は、バス承認信号３４が活性であり、局所バ
ス要求信号３２が活性であり、且つバス承認信号
がデージー・チエイン中の次のバス・マスタに伝
播していない、即ちバス承認通過否定信号３５が
活性な時に活性になる。バス要求許可信号５０の
発生により、リング・カウンタはクロツク時PA
の終了時に待機状態から先に進むことが可能にな
る。またそれは、AND回路１０５に示すように、
バス承認信号３４がデージー・チエイン中の次の
バス・マスタに伝播するのを阻止する。
信号５０がAND回路１０５と共に、バス承認
信号３４の通過を阻止するために用いられるの
で、ANDゲート３３への入力において同時に又
は殆んど同時に変化が生じるのを防止する必要が
ある。以前に述べたように、それを行なうための
標準的な従来技術の方式はバス承認信号３４を内
部クロツクに同期させることであつた。しかし、
その方式はバス承認応答時間に遅延を生じさせ
る。本発明の実施例は、（入力信号である）バス
承認信号３４から全面的に制御する代りに、（第
３図のラツチ４３の出力信号である）バス承認通
過否定信号３５からゲート３３を制御することに
よつて、入力の遅延を防止している。
バス動作中、局所バス・マスタが活性な局所バ
ス要求を持たない時、バス承認信号３４は第３図
のラツチ４２及び４３の２個の段を伝播し、デー
ジー・チエイン中の次のバス・マスタにバス承認
通過信号４４として送られる。この場合もブロツ
ク・ラツチ・クロツク信号４０は不活性であり、
32MHzの矩形波信号はNANDゲート４１及びイ
ンバータ４１Ａを経て、ラツチをクロツクするた
めに使われる。サイクル中、局所バス・マスタが
バス要求を行なう必要がある時、安定な入力信号
３５がゲート回路３３への内部論理によつて要求
される時点（タイミング信号PG）に先立つてブ
ロツク・ラツチ・クロツク信号４０が１クロツ
ク・サイクル活性化される。（回路３７及び３８
によつて与えられる）このブロツクはラツチ４２
への入力において付加的なクロツク・パルスを阻
止する。（第２のラツチへのクロツクは持続す
る。）従つて、ラツチ４２は既知のレベルに安定
化され、バス承認通過否定信号３５がゲート３３
において内部論理により使用される前に第２段の
ラツチ４３にクロツクされる。２つのラツチ４２
及び４３の安定状態は、バス・サイクルが局所バ
ス・マスタによつて使用可能か否かを局所論理が
判定するまで、そしてもしそうであれば適当な内
部状態が確立されるまで、回路１０３及び１０４
によつて不変に保たれる。
もしバスがバス・マスタにより捕獲されるべき
であれば、ゲート１０５に局所的論理状態が確立
されるまで、ラツチ４２のクロツキングを阻止す
るために論理ゲート３７，３８，１０３及び１０
４が用いられる。ANDゲート３７は、信号３５
の安定性が要求される時に先立つてクロツクを阻
止するために用いられる反転されたPG信号３６
Ａ及びPF信号３９の論理積を取る。これは局所
バス要求信号３２の発生に先行して起き、ラツチ
４３の出力を使用する前にクロツキングの安定な
段を与えるために必要とされる。もしこのサイク
ル中に局所バス要求が要求されなければ、PGク
ロツク時の立ち上りと共にANDゲート３７の出
力が不活性になる時にクロツク信号が再び活性化
される。この時バス承認信号が存在すれば、それ
は第５図の破線に示すように伝播する。しかしな
がら、もし局所バス要求が存在すれば、信号３０
が活化され、ANDゲート１０３はPAクロツク信
号６１の立ち下りまでクロツク信号６０を禁止し
続ける。（このシーケンスは第５図に実線で示さ
れている。） PAクロツクの立ち下がりによつて、同期ラツ
チ４２及び４３の出力が安定化される。（これら
のラツチは実際はPHクロツク信号６５により安定
化する。）ANDゲート１０４は、局所バス要求が
活性で且つバス承認通過否定信号３５が活性であ
れば、ラツチ４２及び４３のクロツキングを阻止
し続ける。この状態は、ANDゲート３３の受け
取つたバス承認信号３４がバス調停器１６によつ
て不活性になるまで維持される。ANDゲート３
３は、リング・カウンタが走行を続けることを可
能にするバス要求許可信号５０を発生する。バス
要求許可信号５０はANDゲート１０５を経由し
てセツト／リセツト・ラツチ５１によつてラツチ
される（同期ラツチの安定化に先立つてラツチ５
１がセツトされるのを防ぐためにクロツクPHが使
われる）。セツト／リセツト・ラツチ５１の出力
は、現在のバス・サイクル調停が完了し入力のバ
ス承認信号３４が不活性になるまで、ラツチ・ク
ロツク信号６０を阻止し続けるために使われる。
第５図に示すように、信号３４の不活性化は、バ
ス・マスタによるバス選択信号の活性化の直後に
起きる。説明を完全にするため、第５図は、サイ
クルを終了しバス調停器１６がバスを再度調停す
ることを可能にするバス選択信号に応答するバス
転送承認信号６７も示している。
第５図には他に、バス要求信号３２Ａ及びバス
駆動器エネーブル信号６８も示されている。信号
３２Ａは信号線１５（第１図）を経由してバス調
停器に出される要求信号であり、他のバス・マス
タからの他の要求信号の全てと組み合されてバス
調停器に送られる。信号６８はバス１３の制御を
獲得するためにバス・マスタ中で発生する信号で
ある。
〔発明の効果〕
本発明は、複数個の非同期的に動作するバス・
マスタを含むデージー・チエイン構成のシステム
において、バス承認信号の同期遅延を減少させる
ことができる。同期遅延の減少により、各バス・
マスタに関するバス・サイクル・タイムを減少さ
せ性能を向上させることができる。
【図面の簡単な説明】
第１図は共有資源にアクセスするために共通バ
スを共有する直列に相互接続されたバス・マスタ
を示す図、第２図は本発明の概略を説明する単純
化された回路の図、第３図は本発明で用いる同期
ラツチ回路を示す図、第４図は本発明の実施例の
詳細な図、第５図は第４図の回路に関するタイミ
ング図である。

Claims (1)

    【特許請求の範囲】
  1. １ 共通バスに接続された複数の非同期的に動作
    するバス・マスタ装置と、バス調停装置と、上記
    バス・マスタ装置の各々を、最高の優先順位を持
    つバス・マスタ装置が直接上記バス調停装置に接
    続されるように、優先順位の順に直列式に接続す
    る手段とを有するシステムにおいて、上記バス調
    停装置又は先行するバス・マスタ装置からのバス
    承認信号を同期するための同期ラツチへのクロツ
    キングを少なくとも局所バス要求信号を出す前の
    所定期間禁止するとともにバス承認通過信号によ
    つて局所バス要求許可信号を制御する手段を少な
    くとも１つの上記バス・マスタ装置に設けたこと
    を特徴とする共通バスのアクセス制御システム。
JP59109805A 1983-07-05 1984-05-31 共通バスのアクセス制御システム Granted JPS6015765A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/511,053 US4660169A (en) 1983-07-05 1983-07-05 Access control to a shared resource in an asynchronous system
US511053 1983-07-05

Publications (2)

Publication Number Publication Date
JPS6015765A JPS6015765A (ja) 1985-01-26
JPH0316659B2 true JPH0316659B2 (ja) 1991-03-06

Family

ID=24033263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59109805A Granted JPS6015765A (ja) 1983-07-05 1984-05-31 共通バスのアクセス制御システム

Country Status (4)

Country Link
US (1) US4660169A (ja)
EP (1) EP0130470B1 (ja)
JP (1) JPS6015765A (ja)
DE (1) DE3463980D1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730268A (en) * 1985-04-30 1988-03-08 Texas Instruments Incorporated Distributed bus arbitration for a multiprocessor system
FR2598836B1 (fr) * 1986-05-15 1988-09-09 Copernique Dispositif intercalaire de connexion independante a un ensemble informatique d'unites de memoire auxiliaire
AU596459B2 (en) * 1986-10-17 1990-05-03 Fujitsu Limited Data transfer system having transfer discrimination circuit
US5341510A (en) * 1987-05-01 1994-08-23 Digital Equipment Corporation Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor
US5034883A (en) * 1987-05-01 1991-07-23 Digital Equipment Corporation Lockhead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4980854A (en) * 1987-05-01 1990-12-25 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US5111424A (en) * 1987-05-01 1992-05-05 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
US4941083A (en) * 1987-05-01 1990-07-10 Digital Equipment Corporation Method and apparatus for initiating interlock read transactions on a multiprocessor computer system
US4949239A (en) * 1987-05-01 1990-08-14 Digital Equipment Corporation System for implementing multiple lock indicators on synchronous pended bus in multiprocessor computer system
US4947368A (en) * 1987-05-01 1990-08-07 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4937733A (en) * 1987-05-01 1990-06-26 Digital Equipment Corporation Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system
DE3740290C2 (de) * 1987-11-27 1997-01-16 Licentia Gmbh Vorrichtung zum Steuern und/oder Regeln von Prozessen
US5140680A (en) * 1988-04-13 1992-08-18 Rockwell International Corporation Method and apparatus for self-timed digital data transfer and bus arbitration
US5123100A (en) * 1989-01-13 1992-06-16 Nec Corporation Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units
EP0464237A1 (en) * 1990-07-03 1992-01-08 International Business Machines Corporation Bus arbitration scheme
DE4024029C2 (de) * 1990-07-28 1994-07-28 Teldix Gmbh Entscheidungslogik zur Priorisierung und Synchronisierung zeitlich asynchroner Signale
GB2249460B (en) * 1990-09-19 1994-06-29 Intel Corp Network providing common access to dissimilar hardware interfaces
JPH0823859B2 (ja) * 1990-09-28 1996-03-06 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム
US5296936A (en) * 1991-07-22 1994-03-22 International Business Machines Corporation Communication apparatus and method for transferring image data from a source to one or more receivers
US5301282A (en) * 1991-10-15 1994-04-05 International Business Machines Corp. Controlling bus allocation using arbitration hold
US5202999A (en) * 1992-01-10 1993-04-13 Digital Equipment Corporation Access request prioritization and summary device
US5408616A (en) * 1992-03-04 1995-04-18 Rockwell International Corp. System for redirecting output to either return bus or next module line upon the detection of the presence or absence of next module using ground line
US5481675A (en) * 1992-05-12 1996-01-02 International Business Machines Corporation Asynchronous serial communication system for delaying with software dwell time a receiving computer's acknowledgement in order for the transmitting computer to see the acknowledgement
US5388225A (en) * 1992-09-16 1995-02-07 Texas Instruments Incorporated Time-domain boundary bridge method and apparatus for asynchronous sequential machines
US5394556A (en) * 1992-12-21 1995-02-28 Apple Computer, Inc. Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
CN1092538A (zh) * 1993-03-16 1994-09-21 Ht研究公司 一种用于多计算机系统的机壳
US6104724A (en) * 1993-09-20 2000-08-15 Transwitch Corp. Asynchronous data transfer and source traffic control system
WO1995008887A1 (en) * 1993-09-20 1995-03-30 Transwitch Corporation Asynchronous data transfer and source traffic control system
US6205155B1 (en) 1999-03-05 2001-03-20 Transwitch Corp. Apparatus and method for limiting data bursts in ATM switch utilizing shared bus
CA2322613A1 (en) 2000-10-06 2002-04-06 Ibm Canada Limited-Ibm Canada Limitee Latch mechanism for concurrent computing environments
US7313151B2 (en) * 2002-02-06 2007-12-25 Transwitch Corporation Extendible asynchronous and synchronous interface bus for broadband access
US7239651B2 (en) * 2002-03-11 2007-07-03 Transwitch Corporation Desynchronizer having ram based shared digital phase locked loops and sonet high density demapper incorporating same
US20030206550A1 (en) * 2002-04-30 2003-11-06 Transwitch Corporation Methods and apparatus for increasing the number of UTOPIA ports in an ATM device
US6765867B2 (en) 2002-04-30 2004-07-20 Transwitch Corporation Method and apparatus for avoiding head of line blocking in an ATM (asynchronous transfer mode) device
US7274657B2 (en) * 2002-12-23 2007-09-25 Transwitch Corporation Methods and apparatus for providing redundancy in an asynchronous data transfer and source traffic control system
US7342885B2 (en) * 2003-01-15 2008-03-11 Transwitch Corporation Method and apparatus for implementing a backpressure mechanism in an asynchronous data transfer and source traffic control system
US7430201B1 (en) 2003-03-21 2008-09-30 Transwitch Corporation Methods and apparatus for accessing full bandwidth in an asynchronous data transfer and source traffic control system
US8473634B2 (en) * 2003-10-23 2013-06-25 Microsoft Corporation System and method for name resolution
US7613213B2 (en) * 2004-08-23 2009-11-03 Transwitch Corporation Time multiplexed SONET line processing
CN101137990B (zh) * 2005-02-03 2012-05-30 赛捷软件公司 用于定制和asic设计的静态时序分析和动态仿真
US20070027485A1 (en) * 2005-07-29 2007-02-01 Kallmyer Todd A Implantable medical device bus system and method
GB2626544B (en) * 2023-01-24 2025-02-19 Advanced Risc Mach Ltd Shared resource access control
US12158771B2 (en) * 2023-03-31 2024-12-03 International Business Machines Corporation Clock gating circuit for avoiding out-of-spec clock operations in self-timed circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886524A (en) * 1973-10-18 1975-05-27 Texas Instruments Inc Asynchronous communication bus
JPS573091B2 (ja) * 1974-04-17 1982-01-20
US3997896A (en) * 1975-06-30 1976-12-14 Honeywell Information Systems, Inc. Data processing system providing split bus cycle operation
JPS5259534A (en) * 1975-11-11 1977-05-17 Panafacom Ltd Data transfer system
US4084233A (en) * 1976-05-25 1978-04-11 Honeywell, Inc. Microcomputer apparatus
US4148011A (en) * 1977-06-06 1979-04-03 General Automation, Inc. Asynchronous priority circuit for controlling access to a bus
JPS5481734A (en) * 1977-12-13 1979-06-29 Mitsubishi Electric Corp Aquiring system of right of usage for common bus
JPS5857770B2 (ja) * 1979-06-22 1983-12-21 パナファコム株式会社 情報転送制御方式

Also Published As

Publication number Publication date
US4660169A (en) 1987-04-21
EP0130470B1 (en) 1987-05-27
JPS6015765A (ja) 1985-01-26
EP0130470A2 (en) 1985-01-09
EP0130470A3 (en) 1985-05-02
DE3463980D1 (en) 1987-07-02

Similar Documents

Publication Publication Date Title
JPH0316659B2 (ja)
CA2050129C (en) Dynamic bus arbitration with grant sharing each cycle
US4050097A (en) Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus
JP2510799B2 (ja) デ―タ処理装置およびメモリコントロ―ラ
CA1309506C (en) Asynchronous processor arbitration circuit
JPH03160545A (ja) インタフェース回路
JP2928866B2 (ja) プログラマブルなデータ転送タイミング
US5319678A (en) Clocking system for asynchronous operations
JPS589461B2 (ja) マルチプロセッサ・システム
US7162557B2 (en) Competition arbitration system
US5453983A (en) Port controller
JPH0429104B2 (ja)
JP2756445B2 (ja) 非同期回路リセット方式
JP3130717B2 (ja) バスアービトレーションシステム
JP2502030B2 (ja) 同期式デ―タ処理システム用の同期化装置
JP2976417B2 (ja) マルチプロセッサシステム
JPH02170256A (ja) バス制御方法および装置
JPH08180027A (ja) 調停回路
JP2882341B2 (ja) 共有資源アクセス調停方式
JPS6156543B2 (ja)
JPH01318139A (ja) マルチマイクロプロセッサ方式
JPH09218848A (ja) バスインタフェースのデイジーチェーン方式
JPH06103766A (ja) Ｄｒａｍリフレッシュアービタ回路
JPH0461387B2 (ja)
JPH02123448A (ja) バス調停回路