JPH031682A

JPH031682A - 画像記録装置

Info

Publication number: JPH031682A
Application number: JP1135559A
Authority: JP
Inventors: Tomishige Taguchi; 富茂田口; Hiroyuki Horii; 博之堀井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-05-29
Filing date: 1989-05-29
Publication date: 1991-01-08
Anticipated expiration: 2014-06-23
Also published as: JP2909910B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、静止画を外部記録装置に記録する画像記録装
置に関する。

［従来の技術］画像記録装置の一例として、例えばディジタル・スチル
・カメラがある。このようなスチル・カメラでは、一般
に、外部記録媒体として比較的書込み速度の遅いメモリ
素子を使用しており、連写速度を上げるために、カメラ
本体に複数枚のフレームφメモリを設け、１つのフレー
ム・メモリの記憶画像を外部記録媒体に書き込む間に、
別のフレーム・メモリに撮影画像を書き込むという構成
が提案されている（例えば昭和６３年特許出願公告第６
４４８５号）。

［発明が解決しようとする課題］しかし、上記従来例では、連写速度を上げるためにはカ
メラ本体のフレーム・メモリの個数を増さなければなら
ず、回路の大型化、コストの情報を招き、更には、メモ
リ全の増大に伴い消費電力も増加する。

そこで本発明は、このような欠点を解消した画像記録装
置を提示することを目的とする。

［課題を解決するための手段］本発明の係る画像記録装置は、画像情報を外部記録装置
に記録する画像記録装置であって、信号圧縮率を選択自
在な圧縮手段を当該外部記録装置に設け、設定された連
続記録速度情報を当該圧縮手段に送り、当該記録速度に
応じて当該圧縮手段の圧縮率を制御することを特徴とす
る特［作用コ上記圧縮手段により圧縮することにより、連続記録速度
を上げても、外部記録装置の記録媒体への書込み速度を
圧縮率に応じて低く抑えることができる。これにより、
連続記録のための特別の大容量メモリは必要無くなる。

［実施例］以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例の構成ブロック図を示す。第
１図において、１０はカメラ本体、１２はカメラ本体１
０から着脱自在の外部メモリ・パックである。外部メモ
リ・パック１２は例えば、バッテリ・バックアップされ
たＳＲＡＭ、消費電力を抑えるために書込み速度遅くし
た大容量ＤＲＡＭ、バッテリ・バックアップは不要であ
るが書き込み速度の遅いＥＥＰＲＯＭなどの固体メモリ
素子からなる。各メモリ・パックの書込み速度は、電池
バックアップのＳＲＡＭで２００ｎｓｅｃ／ｂｙｔｅ、
電池バックアップの低消費電力のＤＲＡＭで２μｓｅｃ
／ｂｙｔｅ、　Ｅ　Ｅ　Ｐ　ＲＯＭで３１　μｓｅｃ／
ｂｙｔｅである。

また、１画面が５１２Ｘ４８０画素からなるとした場合
に、１画面の信号を全て外部メモリ・パック１２に書き
込むのに要する時間は、電池バックアップのＳＲＡＭで
４９ｍ５ｅｃ、　電池バックアップの低消費電力のＤＲ
ＡＭで４９０ｍ５ｅｃ、　Ｅ　Ｅ　Ｐ　ＲＯＭで７．．
６１ｓｅｃである。

カメラ本体１０において、１４は撮影レンズ、１５は絞
り、１６はシャッタであり、これらは撮影光学系を構成
する。１７は撮影光学系による光学像を電気信号に変換
する固体撮像素子、１８はアンプ、２０はアナログ信号
をディジタル化するＡ／Ｄ変換器、２２はタイミング制
御回路、２４はタイミング制御回路２２の基準信号を発
生する発振回路である。２６は撮影画像信号を一時記憶
するフレーム・メモリ、２８はフレーム・メモリ２６を
制御するメモリ制御回路、３０はフレーム・メモリ２６
の書込みアドレス信号を発生する書込みアドレス発生回
路、３２は書込み及び読出しを切り換えるバッファであ
る。

３４は図示装置の全体を制御するシステム制御回路、３
６はシャッタ・ボタン操作に連動するシャッタ・スイッ
チ、３８．４０は連写モードの選択スイッチ、４２はス
イッチ・インターフェース回路、４３は、書込みアドレ
ス発生回路３０の書込みアドレス信号と、外部メモリ・
パック１２からの読出しアドレス信号とを切換えるスイ
ッチである。４４はカメラ本体１０の電源回路である。

また、外部メモリ・パック１２では、４６はアドレス・
バス及びリード信号切換え器、４８は、カメラ本体１０
から供給される電源電圧から、外部メモリ・パック１２
で必要な電圧を形成するＤＣ−ＤＣコンバータ、５０は
ＢＣＤデータをバイナリ・データに変換するＢＣＤ−バ
イナリ・デコーダ、５２は、撮影時とプレイ・パック時
とでデータ・バスの方向を切り換えるためのデータ・バ
ッファ、５４は圧縮率ａｔ（本実施例では１／２）の圧
縮器、５５は圧縮率ａ２　（本実施例では１／４）の圧
縮器、５６は圧縮率ａ３　（本実施例では１／６）の圧
縮器、５７は圧縮しない無圧縮器（即ち、圧縮率ゼロの
圧縮器）である。５８は、圧縮器５４゜５５．５６及び
無圧縮器５７からのアドレス、データ、及びライト信号
を切り換える切換え器、６０はＳＲＡＭ、ＤＲＡＭやＥ
ＥＰＲＯＭなどからなる記憶素子である。

次に、第１図の動作を説明する。シャッタ・ボタンを押
すことによりシャッタ・スイッチ３６が閉成すると、シ
ステム制御回路３４は撮像素子１７に最適な光量が入射
するように絞り１５を制御し、シャッタ・スピード設定
器（図示せず）により設定されたシャッタ時間だけ、シ
ャッタ１６を開く。撮像素子１７は撮影光学系による光
学像を電気信号に変換する。この電気信号はタイミング
制御回路２２からのタイミング信号に同期して順次読み
出され、７アンプ１８で増幅され、Ａ／Ｄ変換器２０に
より例えば８ビツトのディジタル信号に変換される。タ
イミング制御回路２２は発振器２４からのクロックを適
当に分周して、撮像素子１７、Ａ／Ｄ変換器２０及びメ
モリ制御回路２８の各動作のタイミング信号を発生する
。

システム制御回路４０は、シャッタ１６を閉じると同時
に、信号ＥＮをロー（Ｌ）にして、バッファ３２を活動
状態にし、Ａ／Ｄ変換器２０の出力をフレーム・メモリ
２６に導く。信号ＥＮにより、スイッチ４３は書込みア
ドレス発生回路３０の出力側に接続しており、フレーム
・メモリ２６はメモリ制御回路２８のライト信号Ｗに同
期して、書込みアドレス発生回路３０の書込みアドレス
信号によるアドレスに、バッファ３２からのデータを書
き込む。撮像素子１７からの一連の読出しが終了すると
、メモリ制御回路２８は取込み終了信号をシステム制御
回路３４に送り、フレーム・メモリ２６に画像が取込ま
れたことを知らせる。なお、フレーム・メモリ２６への
一画面の取込みが終了すると、書込みアドレス発生回路
３０は活動を停止し、電力消費を抑える。

次に、システム制御回路３４はスイッチ・インターフェ
ース回路４２を介して速写モード選択スイッチ３８．４
０の状態を読み取り、制御信号５ＥＬ１．５ＥＬ２を発
生する。この制御信号５ＥＬＬ、５ＥＬ２により、表１
に示すように切換え器４６．５８を制御する。速写速度
は、表１に示すように３種類から選択できるものとする
。

コマ取りモードを説明する。このとき、スイッチ３８．
４０は共にオンである。コマ取りモードでは、シャッタ
・ボタンが押されるたびにシャッタ１６が開閉し、撮像
素子１７による画像信号を上記の手順でフレーム・メモ
リ２６に一時格納する。フレーム・メモリ２６への取込
み終了後、システム制御回路３４は信号■をハイにして
、切換え器４６．５８を活動状態にし、また、制御信号
５ＥＬＩ（＝１）、５ＥＬ２（＝１）を出力して、表１
に示すように無圧縮器５７を選択する。即ち、無圧縮器
５７の出力するアドレス信号及びリード信号が切換え器
４６からカメラ本体１０側に送られ、これにより、フレ
ーム・メモリ２６のアドレス・バス及びデータ・バスは
無圧縮器５７と接続し、無圧縮器５７のデータ出力側の
アドレス、データ及びライト信号が、切換え器５８を介
して記憶素子６０に接続する。この結果、フレーム・メ
モリ２６の記憶画像情報が、無圧縮で記憶素子６０に転
送される。記憶素子６０に例えば大写ｆｆｉＤＲＡＭを
使用した場合、現在の技術で２Ｍｂｙｔｅ程度の容量を
持つメモリ・パックが試作されており、無圧縮の場合、
このメモリ・パックに５２０Ｘ４８０画素の画像を８枚
記憶できる。

速写の場合を説明する。スイッチ３８．４０が共にオフ
の場合、４コマ／秒、スイッチ３８がオンでスイッチ４
０がオフの場合、８コマ／秒、スイッチ３８がオフでス
イッチ４０がオンの場合１２コマ／秒である。１つの画
像を外部メモリ・パックに記憶させるのに許容される時
間は２５０ｍ５ｅｃであり、ＤＲＡＭ製の外部メモリ・
パック１２の書込み速度４９０ｍ５ｅｃの約倍のスピー
ドが必要になる。従って、この場合には、圧縮器５４に
より記録情報量を半分に減らし、１画素毎の外部メモリ
・パック１２への書込み時間を短縮する。同様に、８コ
マ／秒の場合には、圧縮器５５により１／４に書込み情
報量を圧縮し、１２コマ／秒の場合には圧縮器５６によ
り１／６に圧縮する。

表１速写時には、圧縮器５４，５５．５６の１つを活動状態
にしておけばよいので、電力消費節減の観点から、使用
しない圧縮器５４，５５．５６及び無圧縮器５７への電
源を遮断しておくのが好ましい。

このような圧縮器５４，５５．５６としては、例えば以
下のようにする。即ち、圧縮器５４は、ＤＰＣＭｆｆｉ
子化テーブル４ビットで１／２圧縮し、圧縮器５５はサ
ブサンプリング及びＤＰＣＭｆｆｉ子化テーブル４ビッ
トで１／４圧縮し、圧縮器５６は、３画素毎の代表値を
ＤＰＣＭ量子化テーブル４ビットで１／６圧縮する。

外部メモリ・パック１２に記録した画像情報を読み出す
場合には、外部メモリ・パック１２をカメラ本体１０か
ら取り外して専用の読み取り装置に接続する。読み取り
装置に接続すると、取込み信号がハイになり、ＢＣＤ−
バイナリ・デコーダ５０及び切換え器５８が停止し、記
憶素子６０のデータ・バス、アドレス・バス及びリード
信号は外部メモリ・パック１２の外部コネクタ部に接続
し、専用読み取り装置のアドレス指定及びリード・タイ
ミングに従い、記憶素子６０のデータが読み出される。

読み出された画像情報には、圧縮の方式、シャッタ・ス
ピード、連写スピードなどの情報が常に、画像情報の先
頭の所定位置に記憶されている。

また本実施例においては外部記録装置の構成も大きな特
徴としている。

上記実施例では、無圧縮器及び複数の圧縮器から選択利
用して異なる圧縮処理を行なうようにしているうが、圧
縮率を外部制御できる高速ディジタル信号処理回路を経
由するようにし、外部制御信号によりその画像圧縮率（
無圧縮を含む。）を切り換えるようにしてもよい。また
、外部メモリ・パックの記憶素子６０としては、上記の
他に、磁気バブル・メモリ、磁気ディスク、光ディスク
などのその他の記録媒体を使用できる。更には、圧縮方
式としてＤＰＣＭの場合を説明したが、その他の、ベク
トル量子化、ブロック符号化、離散コサイン変換などで
あってもよい。

電子スチル・カメラを例に説明したが、本発明はこれに
限らず、その他の画像記録装置に適用できることは勿論
である。

［発明の効果］以上の説明から容易に理解できるように、本発明によれ
ば、メモリ容量を増すことなしに、連続画像を、比較的
低速の外部の画像記録媒体に記録することができるよう
になった。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図である。１０：カメラ本体１２：外部メモリ・パック　１４：撮
影レンズ　１５：絞り　１６：シヤツタ１７：固体撮像
素子　１８：アンプ　２２・タイミング制御回路　２６
：フレーム・メモリ　２８メモリ制御回路　３０：書込
みアドレス発生回路　３２：バッファ　３４ニジステム
制御回路３６：シヤツタ・スイッチ　３８，４０：連写
モート選択スイッチ　４６：アドレスバス・リード信号
切換え器　４９　：　ＢＣＤ−バイナリ・デコーダ　５
４，５５，５６：圧縮器　５７：無圧縮器５８；記憶素
子書込みアドレス切換え器　６０：記憶素子

Claims

【特許請求の範囲】

画像情報を外部記録装置に記録する画像記録装置であっ
て、信号圧縮率を選択自在な圧縮手段を当該外部記録装
置に設け、設定された連続記録速度情報を当該圧縮手段
に送り、当該記録速度に応じて当該圧縮手段の圧縮率を
制御することを特徴とする画像記録装置。