JPH03168852A

JPH03168852A - データ転送装置

Info

Publication number: JPH03168852A
Application number: JP1310061A
Authority: JP
Inventors: Yukio Hiyouga; 兵賀　幸夫; Katsuyuki Kaneko; 克幸金子
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-11-29
Filing date: 1989-11-29
Publication date: 1991-07-22
Anticipated expiration: 2013-12-16
Also published as: JP2838421B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はコンピュータ等において使用されるデータ転送
装置に関するものである。

従来の技術従来のデータ転送装置の構成を第３図に示す。

第３図において、１はデータ転送装置、２は制ガ部、３
はカウンタ部、４はデータバス、５はバン制御信号、６
はカウンタ出力、７はカウントダウン信号、８はデータ
転送指示信号である。

以上のように構成された従来のデータ転送装惜では、デ
ータ転送指示信号８をカウンタ部３でカウントし、カウ
ント出力６が１以上であれば制幽部２はバス制御信号５
を出力してデータアクセスを行なうとともに、カウント
ダウン信号７を出ナしてカウント部３を減らすことによ
り転送を石なっていた。

発明が解決しようとする課題ところで、上記のような従来装置では、データバス４が
開放された時にのみデータ転送が可能になる。このため
、プロセッサがバスを開放する側率が高い場合には、開
放された間にデータ転送壱行なうので、データ転送時間
がプロセッサの実力時間に隠れることになる。しかしな
がら、実際に数値演算を実行する場合には、プロセッサ
のメモリアクセスの頻度は非常に高く、バスはさほど胴
放されないので、上記従来装置ではデータ転送時間を隠
すことは難しい。．本発明はこのような従来の問題点に鑑み、データ転送時
間のオーバーヘッドを軽減することのできるデータ転送
装置を提供することを目的とする。

課題を解決するための手段本発明は、上記目的を達成するために、転送するデータ
のアドレスを記憶するアドレス記憶部と、このアドレス
記憶部を含むアドレス一致検索手段と、データの有効性
を示すバリッドビットを持ったデータ記憶部と、アドレ
ス一致検索手段が一致を検出したときにデータ記憶部に
対して書き込みを行なう書き込み制御装置と、外部から
データ転送指示信号を受けたときアドレス記憶部のアド
レスを転送元アドレスバスに乗せる送出装置とを備え、
バリッドビットが立っている場合はデータ記憶部のデー
タの送出を行ない、立っていない場合は転送元データバ
スの値を送出するようにしたものである。

また本発明は、転送するデータのアドレスの上限値およ
び下限値を記憶する記憶部と、上記上限値および下限値
と転送元アドレスバスの値とを比較する二つの比較器か
らなるアドレス監視装置と、データの有効性を示すバリ
ッドビットを持ったデータ記憶部と、アドレス監視装置
からの信号によりデータ記憶部に書き込みを行なう書き
込み制御装置と、上限値および下限値から転送すべきア
ドレスを生成するアドレス生成部を有する送出装置とを
備え、外部からデータ転送指示信号を受けたときアドレ
ス生成部の値を転送元アドレスバスに乗せ、バリッドビ
ットが立っている時はデータ記憶部の値を送出し、バリ
ッドビットが立っていないときはデータバスの値を送出
するようにしたものである。

作用本発明におけるデータ転送装置は前述した構成により、
一致検索手段がアドレス記憶部に書き込まれている値と
、アドレスバスの値との一致を検出すると、一致したア
ドレスに対応したデータ記憶部にデータバスの値を書き
込むとともにデータの有効性を示すバリッドビットを立
てる。またはアドレスバスの値が、書き込まれている上
限値より小さく、下限値より大きかった場合にデータバ
スの値を比較器の結果に対応するデータ記憶部に書き込
むとともにデータの有効性を示すバリッドビットを立て
る。またデータ転送指示信号を受けたときには、アドレ
ス記憶部の値またはアドレス生成部の値をアドレスバス
に乗せ、バリッドビットがたっていればデータ記憶部の
送出を行ない、立っていなければデータバスの値を送出
する。こりらの制御によりデータをデータ転送指示信号
が来るまでに予めデータ転送装置内部に取り込んでおく
ことができ、より多くのデータ転送時間をプロセッサの
実効時間に隠すことができる。

実施例第１図は本発明の第１の実施例におけるデータ転送装置
の構成を示すものである。第１図において、１１はデー
タ転送装置、１２はデータバス、１３はアドレスバス、
ｌ３ａはアドレスバスの上位の値、１３ｂはアドレスバ
スの下位の値、１４は転送先、１５はアドレス記憶部、
１６は比較器、１７は書き込み制御装置、１８は送出装
置、１９はデータ転送指示信号、２０はバリッドビット
、２１はデータ記憶部、２２はアドレス一致検索手段で
ある。アドレス記憶部１５とデータ記憶部２１とは１対
１の対応関係を持っている。アドレス一致検索手段２２
としてはダイレクトマップ型キャッシュなどで使われる
ものが採用されている。

次に上記第１の実施例の動作について説明する。アドレ
ス記憶部１５に予め転送するデータのアドレスを入れて
おく。アドレスバス１３の上位の値１３ａにより指定さ
れたアドレス記憶部１５の値とアドレスバスの下位の値
１３ｂとを比較器１６により比較し、一致したときに書
き込み制御回路１７はデータバス１２の値をデータ記憶
部２１に書き込むとともにバリッドビット２０を立てる
。

またデータ転送指示信号１９を受けたときに送出装置１
８はアドレス記憶部１５の値をアドレスバス１３に乗せ
、バリッドビット２０が立っている場合はデータ記憶部
２１のデータを送出し、バリッドビット２０が立ってい
ない場合はデータバス１２の値を送出する。

このように、転送するデータを予め転送装置ｌｌ内に取
り込んでおき、取り込んでいないものだけを外部メモリ
から持ってくることにより、データ転送装置１１の内部
状態にかかわらず、欠落なく、多くのデータ転送時間を
プロセッサの実効時間に隠したデータ転送を実現するこ
とができる。

（実施例２）第２図は本発明の第２の実施例におけるデータ転送装置
の構成を示すものである。第２図において、３１はデー
タ転送装置、３２はデータバス、３３はアドレスバス、
３４は転送先、３５．３６は比較器、３７はアドレス上
限値記憶部、３８はアドレス下限値記憶部、３９は書き
込み制御装置、４０は送出装置、４０ａ送出装置４０内
のアドレス生成部、４１はデータ転送指示信号、４２は
バリッドビット、４３はデータ記憶部、４４は二つの比
較器３５．３６からなるアドレス監視装置である。

次に上記第２の実施例の動作について説明する。アドレ
ス上限値記憶部３７およびアドレス下限値記憶部３８に
転送するデータの上限値および下限値をそれぞれ入れて
おく。アドレスバス３３の値とアドレス上限値記憶部３
７およびアドレス下限値記憶部３８の値をそれぞれ比較
器３５．３６により同時に比較し、アドレス上限値記憶
部３７の値より小さく、かつアドレス下限値記憶部３８
の値より大きい場合に書き込み制御装置３９はアドレス
バス３３の値とアドレス上限値記憶部３７の差により、
データバス３２の値をデータ記憶部４３に書き込み、バ
リッドビット４２を立てる。

送出装置４０はアドレス下限値記憶部３８から下限値を
読み出して送出装置４０内のアドレス生成部４０ａに入
れておき、データ転送指示信号４１を受けたときには以
下の動作をアドレス生成部４０ａの値がアドレス上限値
を越えるまで繰り返す。すなわち、アドレス生成部４０
ａの値をアドレスバス３３に乗せ、バリッドビット４２
が立っている場合はデータ記憶部４３のデータを送出し
、バリッドビット４２が立っていない場合はデータバス
３２の値を送出し、アドレス生成部４０ａの値に１を加
える。このような動作をアドレス生成部４０ａの値がア
ドレス上限値を越えるまで繰り返す。

このように、転送するデータを予めデータ転送装置３１
内に取り込んでおき、取り込んでいないものだけを外部
メモリから持ってくることにより所定の範囲のデータを
、欠落なく、多くのデータ転送時間をプロセッサの実効
時間に隠して転送することができる。

発明の効果以上述べてきたように本発明におけるデータ転送装置に
よれば、転送するデータを予め転送装置内に取り込んで
おき、取り込んでいないものだけを外部メモリから持っ
てくるため、より多くのデータ転送時間をプロセッササ
イクルに隠して転送することができる。実際にマルチプ
ロセッサシステムで数値計算を実行する場合にはデータ
転送の頻度が非常に高いので、本発明のデータ転送装置
はマルチプロセッサシステムの高性能化を図る上で非常
に有用である。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるデータ転送装置
の概略ブロック図、第２図は本発明の第２の実施例にお
けるデータ転送装置の概略ブａｙク図、第３図は従来の
データ転送装置の概略ブロック図である。１１．３１・・・データ転送装置、１２．３２・・・デ
ータバス、１３．３３・・・アドレスバス、１３ａ・・
・アドレスバス上位の値、１３ｂ・・・アドレスバス下
位の値、１４．３４・・・転送先、１５・・・アドレス
記憶部、１６，３５．３６・・・比較器、３７・・・ア
ドレス上限値記憶部、３８・・・アドレス下限値記憶部
、１７．３９・・・書き込み制御装置、１８，４０・・
・送出装置、４０ａ・・・アドレス生成部、１９．４１
・・・データ転送指示信号、２０．４２・・・バリッド
ビット、２２・・・アドレス一致検索手段、２１．４３
・・・データ記憶部。４３・・・アドレス監視装置。

Claims

【特許請求の範囲】

（１）転送するデータのアドレスを記憶するアドレス記
憶部と、前記アドレス記憶部を含むアドレス一致検索手
段と、前記アドレス記憶部と１対１の対応を持ちデータ
の有効性を示すバリッドビットを持ったデータ記憶部と
、転送元データバスに接続されて前記一致検索手段が一
致を検出したときに前記データ記憶部に対して書き込み
を行なう書き込み制御装置と、外部からデータ転送指示
信号を受けたときに前記アドレス記憶部のアドレスを転
送元アドレスバスに乗せ、前記バリッドビットが立って
いる場合は前記データ記憶部の送出を行ない、前記バリ
ッドビットが立っていない場合は前記転送元データバス
の値を送出する送出装置とを備えたデータ転送装置。
（２）転送するデータのアドレスの上限値および下限値
を記憶する記憶部と、前記上限値および下限値と転送元
アドレスバスの値とを比較する二つの比較器からなるア
ドレス監視装置と、データの有効性を示すバリッドビッ
トを持ったデータ記憶部と、転送元データバスに接続さ
れて前記アドレス監視装置からの信号により前記データ
記憶部に書き込みを行なう書き込み制御装置と、前記上
限値および下限値から転送すべきアドレスを生成するア
ドレス生成部を備え、外部からデータ転送指示信号を受
けたときに前記アドレス生成部の値を前記転送元アドレ
スバスに乗せ、前記バリッドビットが立っている場合は
前記データ記憶部の値を送出し、前記バリッドビットが
立っていない場合は前記データバスの値を送出する送出
装置とを備えたデータ転送装置。