JPH03171815A - バス・ドライバ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野コ 本発明は、広義にはトランジスタ回路に関し、より具体
的には、バス用のトランジスタ・ドライバ回路に関する
。

［従来の技術コ ワイヤＯＲバスを駆動する際、バス整定時間は、システ
ムの性能に大きな影響を及ぼす。

線の長さが変わったり、バスに接続されるモジュールの
インピーダンスが変わるため、従来の方法によって、こ
れらのバスを終端させることは不可能である。バスの整
定時間を少なくするための他の方法を用いなければなら
ない。

典型的なバス構造を、第３図に示す。第３図において、
ＶＢＢは電源電圧、ＲＴは終端抵抗、ＬＣＴは終端コネ
クタのインダクタンス、ＴＸはバス分岐間の伝送線セグ
メン｝、ＬＣＭは信号コネクタのインダクタンス，ＴＸ
Ｍはコネクタ・ピンからドライバ／レシーバまでの伝送
線、ＬＧＭはグランド・コネクタのインダクタンスであ
る。このバス構成では、２ないし３２個のモジュールが
接続できる。モジュールは任意の組合せで、ドライバま
たはレシーバにすることができる。このドライバ／レシ
ーバの関係は、ドライバ１個とレシーバ３１個からドラ
イバ３２個までの範囲で、サイクル毎に変化する。

このようなバスを適切に終端させようとする既存の方法
は、バスの各端部を、そのバスの負荷時インピーダンス
に等しい抵抗で終端させるものである。

しかしながら、モジュールが、ドライバ／レシーバから
レシーバだけに変わると、各バス分岐のインピーダンス
が急速に変化する。さらに、各バス分岐は、入力コネク
タ及び電源ピンに関連するインダクタンスを有する。最
後に、各バス分岐は、モジュール・ビンからドライバ／
レシーバまでの長さの伝送線を有し、各ドライバ／レシ
ーバは、それ自体のパッケージに関連するインダクタン
ス及びキャバシタンスを有する。システム速度が上がる
に従って、これらの効果はいずれも無視できなくなる。

実際の場合、適切な終端抵抗の値は、実験的な結果ある
いはコンピュータのシミュレーシーンを用いて、最良の
値に選択されている。

この形式のバスのドライバは、通常のオープン・コレク
タ／ドレイン・ドライバに類似していなければならない
。これらのドライバは、そのドライバが唯一の活動状態
のドライバである時、両終端抵抗からのすべての電流を
シンクすることができなければならない。さらに、これ
らのドライバは複数のドライバが活動状態にある時にも
動作できなければならない。

単一のドライバのみがオンになる時の、第３図のバス構
造について考えてみる。このドライバがシンクする電流
は、２Ｘ　（ＶＢＢ−ＶＤＬ）／ＲＴである。

上式で、 ＶＤＬは、ドライバのダウン・レベル、ＲＴは、終端抵
抗値、 ＶＢＢは、抵抗の終端電圧である。

このドライバがオフにむろうとするとき、ドライバのモ
ジュールの伝送線への入力で生成されるｉｉ　圧波ｃｔ
、２Ｘ　（ＶＢＢ−ＶＤＬ）ＸＺＯ／ＲＴである。この
場合、ＺＯは伝送線の特性インピーダンスを表す。この
電圧波は、ｚＯ／ＲＯの割合が増加すれば、振幅が増大
する。大きな電圧波は、種々のスタブ及びバス・セグメ
ント（区切り部）に出会うと反射されて、バス上に激し
いリンギングを生じ、これによって、バス整定時間（バ
ス上のすべてのレシーバが、１とＯを区別できる時間）
を長びかせることになる。一見明白であるが、正しくな
い対処方法は、ＲＴを増加させることである。こうする
と、確かにバス・リンギングは減少するが、バスの低一
高遷移時間も増加する。上記のような従来技術による方
法では、バス・リンギングとバスの立上り時間との間の
このトレードオフは、まさしく実験的にまたはコンピュ
ータ・シミュレーシロンによって評価すべきものである
。

［発明が解決しようとする課題コ 本発明の目的は、バス整定時間とバス立上り時間との折
合いをつける必要のむい、改良されたワイヤＯＲバス用
の高レベル・クランプ・ドライバを提供することにある
。

本発明の他の目的は、バス上のインピーダンスの変化を
最小にすることのできるワイヤＯＲバス用の改良された
高レベル・クランプ・ドライバを提供することにある。

本発明の他の目的は、ドライバを切り換えた時のインダ
クタンス及び伝送線長の変化による効果を最小限にする
ことのできる、ワイヤＯＲバス用の改良された高レベル
・クランプ・ドライバを提供することにある。

［課題を解決するための手段］ 本発明の上記その他の目的、特徴及び利点は、本明細書
に開示されるワイヤＯＲバス用の高レベル・クランプ・
ドライバによって達成される。本発明は、大きな正電圧
波がバスに送出されないように保証する、内部正電圧ク
ランプを備えたバス・ドライバを提供する。所望の電圧
より高い電圧がその出力で検出された時、ドライバの出
力コンダクタンスを増加させることによって、より高い
電圧波が阻止される。

［実施例コ バス整定時間とバス立上り時間の折合いをつける必要を
なくすことは、本発明によって達成される。従来技術で
は、ドライバのオフ速度を低下させることにより、バス
のリンギングを多少ともなくそうという試みが行なわれ
ていた。こうすると、ドライバの出力部でのスルー・レ
ートが小さくなり、ドライバはオンに保たれ、種々のバ
スの不連続部から戻ってくる反射を吸収しうる、より低
いインピーダンスが提示される。この従来技術の手法は
、ａ）可能なバスの性能が低下し、ｂ）ドライバがオフ
になった後に到来するすべての反射に対して有効ではな
くなる。

本発明によれば、大きな正電圧波が最初にバスに送出さ
れないようにする内部正電圧クランプを備えたドライバ
を提供することによって、上記の問題が解決される。所
望の電圧より高い電圧がその出力部で検出されると、ド
ライバの出力コンダクタンスを増加させることによって
、より高い電圧波形が阻止される。

これを実現するための２種類の回路が、第１図に示され
ている。第ＩＡ図では、Ｄ１とＤ２から成るダイオード
・スタックを用いてドライバ出力トランジスタのコレク
タをそのベースにクランプすることにより、クランプを
実施している。第ｌＢ図では、ＴエないしＴ５及びＲ１
ないしＲ４から成る差動増幅器への一人力として、内部
で生成された比較電圧ＶＣを用いている。この増幅器は
、ドライバの出力電圧がＶＣを超えた場合に、出力トラ
ンジスタのベースを再ドライブするために使用される。

他の多くの構成も可能である。

正電圧クランプのコンピュータ・シミュレーシ１ンでは
、バス整定時間が大幅に減少することが示された。これ
らの結果は、第４図（従来技術の方法）と、第２図（本
発明の正電圧クランプ型ドライバ）とを比較すると認め
られる。第２図及び第４図において、曲線Ａはバスの一
端におけるドライバ／レシーバの電圧波形を示し、曲線
Ｂはバスの他端におけるレシーバの電圧波形を示してい
る。

本発明のバス整定時間は２４ｎｓ　（Ｏｎｓの点から２
４ｎｓの点までの時間）であり、従来のバス整定時間は
３１ｎｓ（Ｏｎｓの点から３１ｎｓの点までの時間）で
ある。従来装置のバス整定時間は、立上り時間制御型ド
ライバに関して前述したように、最適な抵抗を用いるこ
とによって計算された。どちらの場合も、レシーバ入力
フィルタの効果を含んでいる。

分岐式バス構成を最適化するための従来の方法では、実
験でまたはコンピュータ・シミュレーシａ冫で導かれた
終端抵抗値及び立上り時間制御型ドライバを用いている
。抵抗選択法では、バス整定時間が最小になるように、
バス・リンギングと立上り時間のトレードオフを行なう
が、立上り時間制御型ドライバは、バス遷移が遅くなる
犠牲を払って、長時間にわたってドライバ・コンダクタ
ンスを高く保とうとする。正電圧クランプ型バス・ドラ
イバを用いれば、このトレードオフを行なう必要はなく
なり、その結果、バス整定時間はずっと早くなり、した
がって、システムの動作もずっと早くなる。

第ＩＡ図は、２つのＮＰＮバイポーラ・トランジスタＴ
１及びＴ２からなる、本発明の第１の実施例を示す。ダ
イオードＤ１及びＤ２が、Ｔ１のコレクタとベースの間
に直列接続されて、正電圧クランプ型ドライバを形成し
ている。”ＯＵＴ″と記した端子は、ワイヤＯＲバス線
に接続される端子である。トランジスタＴ２のベースヘ
ノ入力ＩＮが、第ＩＡ図のドライバ回路に対する入力信
号である。

第ＩＡ図の　　の通常　作 Ｔ２がＴ１にベース電流を供給し、Ｔｌがこのベース電
流を増幅してそのコレクタに電流を生成する時、Ｔ２と
Ｔ１は、オープン・コレクタ出力ドライバを形成する。

これは、ドライバ回路がノ一ドＯＵＴにダウン・レベル
を発生しようとする時の通常の動作方法である。Ｔ２が
非導通状態の時、ベース・ドライブがＴ１に利用できな
いので、Ｔ１はオフになる。

第ＩＡ図の　合のクランプ動作 ダイオードＤ１及びＤ２は、ノードＯＵＴの電圧が約２
Ｖｄ＋２Ｖｂｅ　（Ｔ１）よりも高くなる時、Ｔ１にベ
ース電流を供給するクランプ機構を構成する。ただし、
Ｖｄは、クランプ・ダイオードＤ１及びＤ２の順方向導
通電圧、Ｖｂｅ　（Ｔｌ）は、トランジスタＴ１の順方
向ベース・エミッタ電圧である。前記二つのダイオード
とＴ１のべ一ス・エミッ久接合を組み合わせると、クラ
ンプ電圧の大きさが約３Ｘ０．７＝２．１ボルトとなる
。

ノードＯＵＴでの電圧が２．１ボルトよりも高く上昇し
ようとする場合、トランジスタＴ１は、ノードＯＵＴを
約２．１ボルトに維持しようとして、より導通性が高ま
る。ノードＯＵＴが２．１ボルトよりも低くなる場合は
、Ｄ１とＤ２及びＴ１のベース・エミッタ・ダイオード
は導通できなくなり、シ゛たがって、Ｔ１のベース・リ
ードでベース電流が得られず、ノードＯＵＴはクランプ
されない。

第ＩＢ図は、ＮＰＮバイポーラ・トランジスタ装置Ｔ１
、Ｔ２、Ｔ３、Ｔ４、Ｔ５からなる差動増幅器の一人力
として、トランジスタＴ１のベースに印加される内部で
生成された比較電圧ＶＣを用いる本発明の第２の実施例
である。これは、ＯＵＴ”と記した端子がワイヤＯＲバ
ス線に接続され、トランジスタＴ５”のベースに接続さ
れた端子がドライバ回路への入力信号である、正電圧ク
ランプ・ドライバの実施例を提供するものである。

第ＩＢ図の　合の通常 Ｔ５“がＴ６にベース電流を供給し、Ｔ６がこのベース
電流を増幅してそのコレクタで電流を生成する時、Ｔ５
′とＴ６は、オープン・コレクタ出力ドライバを形成す
る。これは、ドライバ回路がノードＯＵＴでダウン・レ
ベルを形成しようとする時の、通常の動作方法である。

Ｔ５゜が非導電状態の時、ベース電流はＴ６に利用でき
ないので、Ｔ６はオフになる。

第ＩＢ図の場合のクランプ動作 Ｔ１、Ｔ２、Ｔ３、Ｔ４及び抵抗Ｒｌ、Ｒ２、Ｒ３、Ｒ
４が、この回路のクランプ部分を形成する。内部で生成
された基準電圧ＶＣも使用される。

ノードＯＵＴの電圧がＶＣを超えると、電流スイッチ論
理回路では通常の方式で、トランジスタＴ２がオンにな
り、トランジスタＴ１がオフになる。

トランジスタＴ４、抵抗Ｒ４及びバイアス電圧ＶＢが、
この電流スイッチに対する制御された動作電流を供給す
る。

トランジスタＴ１がオフになると、コレクタ・ノードが
抵抗Ｒ１を介して供給電圧ＶＣＣにまで充電されるので
、そのコレクタの電圧が上昇する。

この上昇する電圧が、インピーダンスを変換するトラン
ジスタＴ３のベース・エミッタを介して結合され、Ｔ１
のコレクタのノードの出力インピーダンスを変える。こ
のインピーダンス変成されたノード電圧は、Ｒ２とＲ３
からなる抵抗分圧器に送られ、そこで、トランジスタＴ
５をオンにし、それによってトランジスタＴ６を導通さ
せるのに充分に高い電圧を発生する。トランジスタＴ６
が導通すると、ノードＯＵＴが引き下げられるので、す
べての正反射がノードＯＵＴを電圧ＶＣ以上に引き上げ
ようとする限り、ノードＯＵＴが電圧ＶＣに留まる平衡
が生ずる。ＶＣが、２．０ボルトｋ［Ｌ，い場合、２ボ
ルトのクランプ機能が達成される。

Ｉ』ビ］逍斂迭 第１Ａ図及び第ＩＢ図の回路は、共にすべての正電圧反
射を一定の電圧にクランプし、これにより、過度のり冫
ギングがバス上に発生するのを防止する方法を提供する
点で、類似している。

回路の差異 第ＩＡ図の回路はクランプ機能を行ない、その実施が簡
単である。しかし、これは、ダイオードＤ１及びＤ２の
順方向導過電圧並びにトランジスタＴ１のＶｂｅの製造
公差のために、クランプ電圧の公差が比較的広い。さら
に、このクランプ電圧は、半導体接合部の順方向電圧特
性の変化により摂氏１度当り約−３Ｘ０，００１８ボル
トの温度感度をもつ。

第ＩＢ図の回路では、第１Ａ図の回路のはとんどすべて
の製造公差及び温度公差の変動がなくなる。実際のクラ
ンプ電圧は、内部で発生される電圧ＶＣに等しい。標準
的なバンドギャップ・レギュレー夕は、ほとんど何の支
障もなく、精密かつ極めて温度安定性の高い電圧を発生
することができる。トランジスタＴ１とＴ２は、同一の
チップ・ダイ上にデュアル・エミッタ・トランジスタと
して形成することができ、したがって両者のベース・エ
ミッタ電圧は、すべての温度でほぼ完全に一致し、その
ためＯＵＴの電圧は正確にＶＣにクランプされる。この
クランプ電圧を最初に低く設定すればするほど、実際の
アップ・レベル（たとえば、２ボルト）を落とさずに、
過度のリンギングを防止するクランプ機能が良好になる
ので、このクランプ電圧設定の精密さは、性能上の利点
である。

第ＩＡ図の回路の場合、初期クランプ電圧は、初期製造
公差と温度変動の組合せが、適正なバスのアップ・レベ
ルに影響を与えないように設定しなければならない。回
路クランプ機構の温度係数は、温度上昇に対してマイナ
スであるので、この初期電圧は、バスのリンギングを最
も具合よくクランプするのに最適な値よりいくぶん高め
に設定しなければならない。

どちらの回路でも、ＯＵＴと記した点がバスに接続され
る。第３図を参照すると、ノードＯＵＴは、バス分岐１
、バス分岐２、・・・、バス分岐Ｎと記したボックスの
一番上の接続である。各ドライバは、任意のどのパス構
成もリンギングの減少による利益を得られるように、こ
のクランプ回路を持っている。

結果として得られる高レベル・クランプ・ドライバ回路
は、バス立上り時間と折合いをつけながらバス整定時間
を設計する必要がない。

【図面の簡単な説明】

第ＩＡ図は、ドライバにダイオード・スタックを用いる
ことによってクランプを実施する本発明の第１の実施例
である。 第１Ｂ図は、ドライバ回路の差動増幅器への１人力とし
て、内部で生成された比較電圧を用いる、本発明の第２
の実施例である。 第２図は、第ＩＢ図に示す回路の電圧特性の波形図であ
る。 第３図は、多数のドライバ回路が接続された従来型の典
型的なバスを示す図である。 第４図は、従来型のドライバの特性の波形図である。

Claims (10)

【特許請求の範囲】
1. （１）バスに接続されたコレクタと、インピーダンス装
   置を介して低基準電位に接続されたエミッタと、クラン
   プ装置を介して前記コレクタに接続されたベースとを有
   する第１のＮＰＮバイポーラ・トランジスタ、及び インピーダンスを介して相対的に高い基準電位に接続さ
   れたコレクタと、前記第１のＮＰＮバイポーラ・トラン
   ジスタの前記ベースに接続されたエミッタと、インピー
   ダンスを介して前記低基準電位に接続されたエミッタと
   、入力信号源に接続されたベースとを有する第２のＮＰ
   Ｎバイポーラ・トランジスタ装置を含むことを特徴とす
   る、高レベル・クランプ・バス・ドライバ回路。
2. （２）第１のインピーダンスを介して正電源電位に接続
   されたコレクタと、第２のインピーダンスを介して接地
   電位に接続されたエミッタと、クランプ電圧入力に接続
   されたベースとを有する第１のＮＰＮバイポーラ・トラ
   ンジスタを有し、さらに前記正電源電位に接続されたコ
   レクタと、前記第２のインピーダンスを介して前記接地
   電位に接続されたエミッタと、出力バスに接続されたベ
   ースとを有する第２のＮＰＮバイポーラ・トランジスタ
   を有する第１の差動増幅器、 前記出力バスに接続されたコレクタと、前記接地電位に
   接続されたエミッタと、第１のノードに接続されたベー
   スとを有する第３のＮＰＮトランジスタ、及び 前記正電源電位に接続されたコレクタと、前記第１のノ
   ードに接続され、かつ第３のインピーダンスを介して前
   記接地電位に接続されたエミッタと、前記第１の差動増
   幅器の前記第１のバイポーラ・トランジスタの前記コレ
   クタに接続されたベースとを有する第４のＮＰＮバイポ
   ーラ・トランジスタを有し、さらに前記正電源電位に接
   続されたコレクタと、前記第３のインピーダンスを介し
   て前記接地電位に接続されたエミッタと、２進電圧信号
   源に接続されたベースとを有する第５のＮＰＮバイポー
   ラ・トランジスタを有する第２の差動増幅器を含み、 前記第１の差動増幅器が、前記バスの電位を実質的に前
   記クランプ電圧にクランプするため、前記第２の差動増
   幅器の第１のノードを動作可能に制御して、出力ドライ
   バの導通性を制御することを特徴とする、正電圧クラン
   プ・バス・ドライバ回路。
3. （３）前記正電源電位に接続されたコレクタと、前記第
   ４のトランジスタの前記ベースに接続されたエミッタと
   、前記第１のＮＰＮバイポーラ・トランジスタの前記コ
   レクタに接続されたベースとを有し、前記第４のバイポ
   ーラ・トランジスタに高いベース電流駆動能力を提供す
   る、第６のＮＰＮバイポーラ・トランジスタをさらに含
   むことを特徴とする、請求項２による回路。
4. （４）前記第１及び第２のトランジスタの前記エミッタ
   に接続されたコレクタと、前記第２のインピーダンスを
   介して前記接地電位に接続されたエミッタと、制御電圧
   に接続されたベースとを有し、前記第１の差動増幅器に
   実質的に一定の電流源を提供する、第７のＮＰＮバイポ
   ーラ・トランジスタをさらに含むことを特徴とする、請
   求項３による回路。
5. （５）前記第６のバイポーラ・トランジスタの前記エミ
   ッタと、前記第４のバイポーラ・トランジスタの前記ベ
   ースとの間に接続された第４のインピーダンス、及び 前記第４のバイポーラ・トランジスタの前記ベースと、
   前記接地電位との間に接続された前記第４第５のインピ
   ーダンスをさらに有することを特徴とする、請求項４に
   よる回路。
6. （６）バスに接続された入力と、クランピング電圧に接
   続された第２の入力と、制御出力とを有するセンサ手段
   、 前記センサ手段の前記制御出力に接続された入力と、出
   力とを有する前置増幅器手段、及び前記バスと基準電位
   との間に接続された電流切換え式通路と、前記前置増幅
   器の出力に接続された制御入力とを有するスイッチ手段
   を含み、前記センサ手段が、前記バスの電圧を感知し、
   前記クランピング電圧を超える大きさの電圧に応答して
   、前記前置増幅器手段を介して前記スイッチ手段に制御
   信号を出力して、スイッチ手段を導通させ、これにより
   、前記バスから前記基準電位へ電流を放電させ、前記バ
   ス電圧を実質的に前記クランピング電圧にクランプする
   ことを特徴とする、正電圧バス・クランプ。
7. （７）第１のインピーダンスを介して正電源電位に接続
   されたコレクタと、第２のインピーダンスを介して接地
   電位に接続されたエミッタと、クランピング電圧入力に
   接続されたベースとを有する第１のＮＰＮバイポーラ・
   トランジスタを有し、さらに前記正電源電位に接続され
   たコレクタと、前記第２のインピーダンスを介して前記
   接地電位に接続されたエミッタと、出力バスに接続され
   たベースとを有する第２のＮＰＮバイポーラ・トランジ
   スタを有する差動増幅器、 前記出力バスに接続されたコレクタと、前記接地電位に
   接続されたエミッタと、第１のノードに接続されたベー
   スとを有する第３のＮＰＮバイポーラ・トランジスタ、
   及び 前記第１の正電源電位に接続されたコレクタと、前記第
   １のノードに接続され、かつ第３のインピーダンスを介
   して前記接地電位に接続されたエミッタと、前記第１の
   バイポーラ・トランジスタの前記コレクタに接続された
   ベースとを有する第４のＮＰＮバイポーラ・トランジス
   タを有する前置増幅器を含み、 前記差動増幅器が、前記バスの電位を実質的に前記クラ
   ンピング電圧値にクランプするため、前記前置増幅器の
   前記第１のノードを動作可能に制御して、出力ドライバ
   の導通性を制御することを特徴とする、正電圧バス・ク
   ランプ回路。
8. （８）前記正電源電位に接続されたコレクタと、前記前
   置増幅器の前記トランジスタの前記ベースに接続された
   エミッタと、前記第１のＮＰＮバイポーラ・トランジス
   タの前記コレクタに接続されたベースとを有し、前記前
   置増幅器の前記バイポーラ・トランジスタに高いベース
   電流駆動能力を提供する、第５のＮＰＮバイポーラ・ト
   ランジスタをさらに含むことを特徴とする、請求項７に
   よる回路。
9. （９）前記第１及び第２のトランジスタの前記エミッタ
   に接続されたコレクタと、前記第２のインピーダンスを
   介して前記接地電位に接続されたエミッタと、制御電圧
   に接続されたベースとを有し、前記差動増幅器に実質的
   に一定の電流源を提供する、第６のＮＰＮバイポーラ・
   トランジスタをさらに含むことを特徴とする、請求項８
   による回路。
10. （１０）前記第５のバイポーラ・トランジスタの前記エ
    ミッタと、前記第４のバイポーラ・トランジスタの前記
    ベースとの間に接続された第４のインピーダンス、及び 前記第４のバイポーラ・トランジスタの前記ベースと前
    記接地電位との間に接続された、第５のインピーダンス
    をさらに含むことを特徴とする、請求項９による回路。