JPH03172786A - Ａ／ｄサンプリング方法及びその装置 - Google Patents
Ａ／ｄサンプリング方法及びその装置Info
- Publication number
- JPH03172786A JPH03172786A JP1313023A JP31302389A JPH03172786A JP H03172786 A JPH03172786 A JP H03172786A JP 1313023 A JP1313023 A JP 1313023A JP 31302389 A JP31302389 A JP 31302389A JP H03172786 A JPH03172786 A JP H03172786A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- signal
- digital signal
- digital
- sampling frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、レーダ受信信号の単パルスをＡ／Ｄ変換し
、信号処理するためのサンプリング方法及びその装置に
関するものである。
、信号処理するためのサンプリング方法及びその装置に
関するものである。
［従来の技術］
第２図は、従来のＡ／Ｄサンプリング方式を用いた信号
処理装置の構成ブロック図であり、（１）はアナログ入
力信号、（２）はサンプリングパルス発生器、（３）は
サンプリング周波数入力器、（４）はサンプリングパル
ス、（５）はサンプル・ホールド器、（６）はサンプル
・ホールドされたアナログ信号、（７）はＡ／Ｄ変換器
、（８）はディジタル信号、 （１２）は信号処理器で
ある。
処理装置の構成ブロック図であり、（１）はアナログ入
力信号、（２）はサンプリングパルス発生器、（３）は
サンプリング周波数入力器、（４）はサンプリングパル
ス、（５）はサンプル・ホールド器、（６）はサンプル
・ホールドされたアナログ信号、（７）はＡ／Ｄ変換器
、（８）はディジタル信号、 （１２）は信号処理器で
ある。
従来の装置は、上記のように構成され、サンプリング周
波数入力器（３）で設定された値を用いてサンプリング
パルス発生器（２）で発生されたサンプリングパルス（
４）のタイミングにより、アナログ入力信号（１）は、
サンプル・ホールド器（５）においてサンプル・ホール
ドされたアナログ信号（６）に変換され、Ａ／Ｄ変換器
（７）により上記サンプル・ホールドされたアナログ信
号（６）はディジタル信号（８）に変換され、上記ディ
ジタル信号（８）は信号処理器（１２）へ伝送される。
波数入力器（３）で設定された値を用いてサンプリング
パルス発生器（２）で発生されたサンプリングパルス（
４）のタイミングにより、アナログ入力信号（１）は、
サンプル・ホールド器（５）においてサンプル・ホール
ドされたアナログ信号（６）に変換され、Ａ／Ｄ変換器
（７）により上記サンプル・ホールドされたアナログ信
号（６）はディジタル信号（８）に変換され、上記ディ
ジタル信号（８）は信号処理器（１２）へ伝送される。
次に動作について図を用いて説明する。
第３図（ａ）のようなレーダ受信ビデオ信号の単パルス
であるアナログ入力信号（１）において、第３図（ｂ）
のようなサンプリング周波数入力器（３）で設定された
値を用いてサンプリングパルス発生器（２）で発生され
たサンプリングパルス（４）の立ち上がりにより、上記
アナログ入力信号（１）は。
であるアナログ入力信号（１）において、第３図（ｂ）
のようなサンプリング周波数入力器（３）で設定された
値を用いてサンプリングパルス発生器（２）で発生され
たサンプリングパルス（４）の立ち上がりにより、上記
アナログ入力信号（１）は。
（６）のようにサンプル・ホールドされ、上記サンプル
・ホールドされたアナログ信号（６）は、Ａ／Ｄ変換器
（７）により上記サンプル・ホールドされたアナログ信
号（６）の電圧に対応したディジタル信号（８）に変換
される。
・ホールドされたアナログ信号（６）は、Ａ／Ｄ変換器
（７）により上記サンプル・ホールドされたアナログ信
号（６）の電圧に対応したディジタル信号（８）に変換
される。
［発明が解決しようとする課題］
第３図（ａ）のようなレーダ受信ビデオ信号の単パルス
であるアナログ入力信号（１）において２例えばサンプ
リングパルス発生器（２）で発生されたサンプリングパ
ルス（４）が第３図（ｂ）であるサンプリングでは、サ
ンプル・ホールドされたアナログ信号（６）に損失はな
いが、第４図（ａ）のようなレーダ受信ビデオ信号の単
パルスであるアナログ入力信号（１）においてサンプリ
ングパルス発生器（２）で発生されたサンプリングパル
ス（４）が第４図（ｂ）であるサンプリングでは、第４
図（ａ）のようにサンプル・ホールドされたアナログ信
号（６）が０近くになりサンプリング損失がおこり、パ
ルス幅の周波数でサンプルすると位相と信号との関係で
サンプリング損失がおこるという課題があった。
であるアナログ入力信号（１）において２例えばサンプ
リングパルス発生器（２）で発生されたサンプリングパ
ルス（４）が第３図（ｂ）であるサンプリングでは、サ
ンプル・ホールドされたアナログ信号（６）に損失はな
いが、第４図（ａ）のようなレーダ受信ビデオ信号の単
パルスであるアナログ入力信号（１）においてサンプリ
ングパルス発生器（２）で発生されたサンプリングパル
ス（４）が第４図（ｂ）であるサンプリングでは、第４
図（ａ）のようにサンプル・ホールドされたアナログ信
号（６）が０近くになりサンプリング損失がおこり、パ
ルス幅の周波数でサンプルすると位相と信号との関係で
サンプリング損失がおこるという課題があった。
この発明は上記のような課題を解消するためになされた
もので、信号処理速度を変えずにサンプリング周波数を
上げ、サンプリング損失を小さ（することを目的とする
。
もので、信号処理速度を変えずにサンプリング周波数を
上げ、サンプリング損失を小さ（することを目的とする
。
［課題を解決するための手段］
この発明に係るＡ／Ｄサンプリング装置は、ディジタル
信号を遅延する遅延器と、上記ディジタル信号をサンプ
リングポイント一個おきに出力する記憶器と、上記ディ
ジタル信号を平均し、平均値を出力する比較器を備えた
ものである。
信号を遅延する遅延器と、上記ディジタル信号をサンプ
リングポイント一個おきに出力する記憶器と、上記ディ
ジタル信号を平均し、平均値を出力する比較器を備えた
ものである。
［作用］
この発明においては、受信ビデオ信号の単パルスである
アナログ入力信号を信号処理するためのサンプリング周
波数の２倍のサン、ブリング周波数でＡ／Ｄ変換された
°ディジタル信号に対し９時間軸上で隣り合った２つの
サンプリングポイントの平均値をサンプル値とし、上記
サンプル値をＡ／Ｄ変換後の信号処理速度を従来と変え
ずに、サンプリング損失を小さくする。
アナログ入力信号を信号処理するためのサンプリング周
波数の２倍のサン、ブリング周波数でＡ／Ｄ変換された
°ディジタル信号に対し９時間軸上で隣り合った２つの
サンプリングポイントの平均値をサンプル値とし、上記
サンプル値をＡ／Ｄ変換後の信号処理速度を従来と変え
ずに、サンプリング損失を小さくする。
［実施例］
第１図はこの発明の一実施例を示す構成ブロック図であ
り２図中（１） 、 （２） 、 （３） 、 ［４）
。
り２図中（１） 、 （２） 、 （３） 、 ［４）
。
（５） 、 （６） 、 （７） 、 （８） 、 （
１２）は上記従来の装置と同一のものであり、（９）は
遅延器、 （ＩＱ）は記憶器、 （１１１は比較器であ
る。
１２）は上記従来の装置と同一のものであり、（９）は
遅延器、 （ＩＱ）は記憶器、 （１１１は比較器であ
る。
上記のように構成されたＡ／Ｄサンプリング装置は、受
信ビデオ信号の単パルスであるアナログ入力信号（１）
を信号処理するためのサンプリング周波数の２倍のサン
プリング周波数でＡ／Ｄ変換器（７）により上記サンプ
ル・ホールドされたアナログ信号（６）がＡ／Ｄ変換さ
れ、上記サンプル・ホールドされたアナログ信号（６）
に対応したディジタル信号（８）が出力され、遅延器（
９）で上記ディジタル信号（８）はサンプリングポイン
ト一個分遅延され、記憶器（ｌＯ）で上記遅延されたデ
ィジタル信号７（８）と、上記ディジタル信号（８）は
記憶され、サンプリングポイント一個おきに出力され。
信ビデオ信号の単パルスであるアナログ入力信号（１）
を信号処理するためのサンプリング周波数の２倍のサン
プリング周波数でＡ／Ｄ変換器（７）により上記サンプ
ル・ホールドされたアナログ信号（６）がＡ／Ｄ変換さ
れ、上記サンプル・ホールドされたアナログ信号（６）
に対応したディジタル信号（８）が出力され、遅延器（
９）で上記ディジタル信号（８）はサンプリングポイン
ト一個分遅延され、記憶器（ｌＯ）で上記遅延されたデ
ィジタル信号７（８）と、上記ディジタル信号（８）は
記憶され、サンプリングポイント一個おきに出力され。
比較器（１，１）で上記記憶され遅延されたディジタル
信号（８）と、記憶されたディジタル信号（８）の平均
値が出力される。
信号（８）と、記憶されたディジタル信号（８）の平均
値が出力される。
上記のＡ／Ｄサンプリング方式について第５図、第６図
を用いて説明する。図中（１） 、 （４） 。
を用いて説明する。図中（１） 、 （４） 。
（８）は上記と同一のものである。
第５図（ａ）のように、上記サンプル・ホールドされた
アナログ信号（６）がＡ／Ｄ変換器（７）によりＡ／Ｄ
変換されたディジタル信号（８）がＡ。
アナログ信号（６）がＡ／Ｄ変換器（７）によりＡ／Ｄ
変換されたディジタル信号（８）がＡ。
Ｂ、Ｃ，Ｄ、Ｅ、Ｆの列の場合、遅延器（９）で上記サ
ンプリングポイント一個分遅延された上記ディジタル信
号（８）の列は第５図（ｂ）のようになり、記憶器（１
０）で第５図（ａ） 、 （ｂ）のＰＩ、Ｐ３、Ｐ５に
おける値が出力され、比較器（１１）で上記第５図（ａ
） 、 （ｂ）のディジタル信号（８）の平均値が出力
される。すなわち２例えば第６図（ａ）のアナログ入力
信号（１）が入力された場合、第６図（ｂ）のように組
になったサンプリングパルス（４）での平均値がその組
のディジタル信号（８）となり、処理結果の出力として
上記アナログ入力信号（１）に対するＡ／Ｄ変換結果は
、全体では第６図（Ｃ）のような信号列となり、従来の
Ａ／Ｄサンプリング方式及びその装置に比べ、信号処理
速度が同じ場合において、サンプリング損失を小さくす
ることができる。
ンプリングポイント一個分遅延された上記ディジタル信
号（８）の列は第５図（ｂ）のようになり、記憶器（１
０）で第５図（ａ） 、 （ｂ）のＰＩ、Ｐ３、Ｐ５に
おける値が出力され、比較器（１１）で上記第５図（ａ
） 、 （ｂ）のディジタル信号（８）の平均値が出力
される。すなわち２例えば第６図（ａ）のアナログ入力
信号（１）が入力された場合、第６図（ｂ）のように組
になったサンプリングパルス（４）での平均値がその組
のディジタル信号（８）となり、処理結果の出力として
上記アナログ入力信号（１）に対するＡ／Ｄ変換結果は
、全体では第６図（Ｃ）のような信号列となり、従来の
Ａ／Ｄサンプリング方式及びその装置に比べ、信号処理
速度が同じ場合において、サンプリング損失を小さくす
ることができる。
なお、上記実施例ではディジタル信号（８）をサンプリ
ングポイント一個おきに出力するために記憶器（１０）
を用いたが１代わりにサンプル・ホールド器を用いても
よい。
ングポイント一個おきに出力するために記憶器（１０）
を用いたが１代わりにサンプル・ホールド器を用いても
よい。
［発明の効果］
以上のように、この発明においてはディジタル信号をサ
ンプリングポイント一個分遅延する遅延器と、ディジタ
ル信号を記憶し、サンプリングポイント一個おきに出力
する記憶器と、２つのディジタル信号の平均値を出力す
る比較器を備えていることにより、２つのサンプリング
ポイントより１つのディジタル信号を選択するというＡ
／Ｄサンプリング方式及びその装置を用いることによっ
て、従来のＡ／Ｄサンプリング方式及びその装置に比べ
、信号処理速度が同じ場合において、サンプリング損失
を小さくすることができる。
ンプリングポイント一個分遅延する遅延器と、ディジタ
ル信号を記憶し、サンプリングポイント一個おきに出力
する記憶器と、２つのディジタル信号の平均値を出力す
る比較器を備えていることにより、２つのサンプリング
ポイントより１つのディジタル信号を選択するというＡ
／Ｄサンプリング方式及びその装置を用いることによっ
て、従来のＡ／Ｄサンプリング方式及びその装置に比べ
、信号処理速度が同じ場合において、サンプリング損失
を小さくすることができる。
第１図はこの発明の一実施例を示す構成ブロック図、第
２図は従来のＡ／Ｄサンプリング方式を用いた装置の構
成ブロック図、第３図、第４図は従来のサンプリング方
式を示した図、第５図、第６図はこの発明のサンプリン
グ方式を示した図である。 図において、（２）はサンプリングパルス発生器、（３
）はサンプリング周波数入力器、（５）はサンプル・ホ
ールド器、（７）はＡ／Ｄ変換器、（９）は遅延器、
（１０）は記憶器、 （１１）は比較器、 （１２）は
信号処理器である。 なお９図中、同一符号は同一、又は相当部分を示す。 第２図 第３１！１
２図は従来のＡ／Ｄサンプリング方式を用いた装置の構
成ブロック図、第３図、第４図は従来のサンプリング方
式を示した図、第５図、第６図はこの発明のサンプリン
グ方式を示した図である。 図において、（２）はサンプリングパルス発生器、（３
）はサンプリング周波数入力器、（５）はサンプル・ホ
ールド器、（７）はＡ／Ｄ変換器、（９）は遅延器、
（１０）は記憶器、 （１１）は比較器、 （１２）は
信号処理器である。 なお９図中、同一符号は同一、又は相当部分を示す。 第２図 第３１！１
Claims (2)
- （１）信号処理すべきレーダ受信ビデオ信号の単パルス
であるアナログ入力信号のＡ／Ｄ変換において、上記ア
ナログ入力信号を信号処理するためのサンプリング周波
数の２倍のサンプリング周波数で、Ａ／Ｄ変換を行い、
上記Ａ／Ｄ変換されたディジタル信号の時間軸上で隣り
合つた２つのディジタル信号の平均をとり、上記平均さ
れたディジタル信号をＡ／Ｄ変換の結果として信号処理
器へ伝送するＡ／Ｄサンプリング方法。 - （２）上記のＡ／Ｄサンプリング方式を実現するために
、サンプリング周波数を設定するサンプリング周波数入
力器と、上記サンプリング周波数入力器により設定され
た値を用いてサンプリングパルスを発生するサンプリン
グパルス発生器と、上記サンプリングパルスのタイミン
グによりアナログ入力信号をサンプル・ホールドするサ
ンプル・ホールド器と、上記サンプル・ホールドされた
アナログ信号をＡ／Ｄ変換するＡ／Ｄ変換器と、上記Ａ
／Ｄ変換器で変換されたディジタル信号を遅延する遅延
器と、上記ディジタル信号をサンプリングポイント一個
おきに出力する記憶器と、上記ディジタル信号を平均し
、平均値を出力する比較器と、上記ディジタル信号を信
号処理する信号処理器を備えたことを特徴とするＡ／Ｄ
サンプリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313023A JPH03172786A (ja) | 1989-12-01 | 1989-12-01 | Ａ／ｄサンプリング方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313023A JPH03172786A (ja) | 1989-12-01 | 1989-12-01 | Ａ／ｄサンプリング方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03172786A true JPH03172786A (ja) | 1991-07-26 |
Family
ID=18036293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313023A Pending JPH03172786A (ja) | 1989-12-01 | 1989-12-01 | Ａ／ｄサンプリング方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03172786A (ja) |
-
1989
- 1989-12-01 JP JP1313023A patent/JPH03172786A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11012083B1 (en) | Voltage-to-time-to-digital converter (VTDC) with coarse analog-to-digital converter (ADC) | |
| US6104329A (en) | Floating type analog-to-digital converter using delay units to achieve a wide dynamic range | |
| KR840000134A (ko) | 디지탈 텔레비젼용 코드변환 및 보간시스템 | |
| US4779054A (en) | Digital inphase/quadrature product detector | |
| JPS5873294A (ja) | テレビジヨン信号処理回路 | |
| JP3331455B2 (ja) | 複素サンプリング回路 | |
| JPH02168183A (ja) | Ａ／ｄサンプリング方法及びその装置 | |
| JPH04114514A (ja) | Ａ／ｄサンプリング方法及びその装置 | |
| JPH0533263U (ja) | Ａ／ｄサンプリング装置 | |
| JPH0546124U (ja) | Ａ／ｄサンプリング装置 | |
| KR100209889B1 (ko) | 아날로그/디지탈 변환장치 | |
| US4651131A (en) | Apparatus for converting an analogue input signal of narrow bandwidth to digital form | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| KR950005254B1 (ko) | 오디오 펄스의 잡음 보상회로 | |
| JPH0563127U (ja) | Ａ／ｄサンプリング装置 | |
| US6097325A (en) | Synchronous sigma delta modulator including a decision circuit using a polyphase sampler | |
| JPH06252756A (ja) | Ａ／ｄサンプリング装置 | |
| SU1085015A1 (ru) | Цифрова телевизионна система | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JP2644682B2 (ja) | 相関処理回路 | |
| JPH0341891A (ja) | デイジタル形位相同期回路 | |
| JP2809008B2 (ja) | Ｃｃｄの信号処理回路 | |
| KR0155265B1 (ko) | 디지탈 음성뮤트장치 | |
| JPS58159023A (ja) | アナログ・デジタル変換回路 | |
| JPH02260820A (ja) | Ａ／ｄ変換回路 |