JPH0563127U - A/dサンプリング装置 - Google Patents
A/dサンプリング装置Info
- Publication number
- JPH0563127U JPH0563127U JP289192U JP289192U JPH0563127U JP H0563127 U JPH0563127 U JP H0563127U JP 289192 U JP289192 U JP 289192U JP 289192 U JP289192 U JP 289192U JP H0563127 U JPH0563127 U JP H0563127U
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- signal
- digital signal
- sampling frequency
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 信号処理速度を変えずにサンプリング周波数
を上げ、サンプリング損失を小さくし、かつスパイクノ
イズの影響を低減する。 【構成】 信号処理するためのサンプリング周波数のN
倍のサンプリング周波数でA/D変換するA/D変換器
7と、ディジタル信号をサンプリングポイント(N−
1)個分〜1個分遅延させる遅延器9と、遅延された信
号を記憶する記憶器10と、N個のディジタル信号のう
ち値がM番目に大きいものを出力する比較器11より主
に構成される。 【効果】 N個のサンプリングポイントより、値がM番
目に大きい1つのディジタル信号を選択するので、従来
の装置に比べ、信号処理速度が同じ場合において、情報
量が、A/D変換をN倍のサンプリング周波数で行った
時と同等近くになるので、サンプリング損失を小さくす
ることができ、かつスパイクノイズの影響が低減でき
る。
を上げ、サンプリング損失を小さくし、かつスパイクノ
イズの影響を低減する。 【構成】 信号処理するためのサンプリング周波数のN
倍のサンプリング周波数でA/D変換するA/D変換器
7と、ディジタル信号をサンプリングポイント(N−
1)個分〜1個分遅延させる遅延器9と、遅延された信
号を記憶する記憶器10と、N個のディジタル信号のう
ち値がM番目に大きいものを出力する比較器11より主
に構成される。 【効果】 N個のサンプリングポイントより、値がM番
目に大きい1つのディジタル信号を選択するので、従来
の装置に比べ、信号処理速度が同じ場合において、情報
量が、A/D変換をN倍のサンプリング周波数で行った
時と同等近くになるので、サンプリング損失を小さくす
ることができ、かつスパイクノイズの影響が低減でき
る。
Description
【0001】
この考案は、レーダ受信信号の単パルスをA/D変換し、信号処理するための サンプリングの方法及びその装置に関するものである。
【0002】
図2は、従来のA/Dサンプリング方法を用いた信号処理装置の構成ブロック 図であり、1はアナログ入力信号、2はサンプリングパルス発生器、3はサンプ リング周波数入力器、4はサンプリングパルス、5はサンプル・ホールド器、6 はサンプル・ホールドされたアナログ信号、7はA/D変換器、8はディジタル 信号、12は信号処理器である。
【0003】 従来の装置は、上記のように構成され、サンプリング周波数入力器3で設定さ れた値を用いてサンプリングパルス発生器2で発生されたサンプリングパルス4 のタイミングにより、アナログ入力信号1は、サンプル・ホールド器5において サンプル・ホールドされたアナログ信号6に変換され、A/D変換器7により上 記サンプル・ホールドされたアナログ信号6はディジタル信号8に変換され、上 記ディジタル信号8は信号処理器12へ伝送される。
【0004】 次に動作について図を用いて説明する。図3(a)のようなレーダ受信ビデオ 信号の単パルスであるアナログ入力信号1において、図3(b)のようなサンプ リング周波数入力器3で設定された値を用いてサンプリングパルス発生器2で発 生されたサンプリングパルス4の立ち上がりにより、上記アナログ入力信号1は 、6のようにサンプル・ホールドされ、上記サンプル・ホールドされたアナログ 信号6は、A/D変換器7により上記サンプル・ホールドされたアナログ信号6 の電圧に対応したディジタル信号8に変換される。
【0005】
【考案が解決しようとする課題】 図3(a)のようなレーダ受信ビデオ信号の単パルスであるアナログ入力信号 1において、例えばサンプリングパルス発生器2で発生されたサンプリングパル ス4が図3(b)であるサンプリングでは、サンプル・ホールドされたアナログ 信号6に損失はないが、図4(a)のようなレーダ受信ビデオ信号の単パルスで あるアナログ入力信号1において、サンプリングパルス発生器2で発生されたサ ンプリングパルス4が図4(b)であるサンプリングでは、図4(a)のように サンプル・ホールドされたアナログ信号6が0近くになりサンプリング損失がお こり、パルス幅の周波数でサンプルすると位相と信号との関係でサンプリング損 失がおこるという課題があった。また図5(a)のようなスパイクノイズがのっ たレーダ受信ビデオ信号の単パルスであるアナログ入力信号1において、サンプ リングパルス発生器2で発生されたサンプリングパルス4が図5(b)であるサ ンプリングでは、図5(a)のようにサンプル・ホールドされたアナログ信号6 がスパイクノイズの影響をうけるという課題があった。
【0006】 この考案は上記のような課題を解消するためになされたもので、信号処理速度 を変えずにサンプリング周波数を上げ、サンプリング損失を小さくし、かつスパ イクノイズの影響を低減することを目的とする。
【0007】
この考案に係わるA/Dサンプリング装置は、ディジタル信号を遅延する遅延 器と、上記ディジタル信号をサンプリングポイントN個おきに出力する記憶器と 、上記ディジタル信号を比較し、値がM番目に大きいものを出力する比較器を備 えたものである。
【0008】
この考案においては、受信ビデオ信号の単パルスであるアナログ入力信号を信 号処理するためのサンプリング周波数のN倍のサンプリング周波数でA/D変換 されたディジタル信号に対し、時間軸上で隣り合ったN個のサンプリングポイン トから値がM番目に大きいものをサンプル値として選択し、上記サンプル値をA /D変換後の信号処理速度を従来と変えずに、サンプリング損失を小さくし、か つスパイクノイズの影響を低減する。
【0009】
実施例1. 図1はこの考案の一実施例を示す構成ブロック図であり、図中1、2、3、4 、5、6、7、8、12は上記従来の装置と同一のものであり、9は遅延器、1 0は記憶器、11は比較器である。
【0010】 上記のように構成されたA/Dサンプリング装置は、受信ビデオ信号の単パル スであるアナログ入力信号1を信号処理するためのサンプリング周波数のN倍の サンプリング周波数でA/D変換器7により上記サンプル・ホールドされたアナ ログ信号6がA/D変換され、上記サンプル・ホールドされたアナログ信号6に 対応したディジタル信号8が出力され、上記ディジタル信号8は(N−1)個の 遅延器9でサンプリングポイント(N−1)個分〜1個分遅延され、N個の記憶 器10で上記サンプリングポイント(N−1)個分〜1個分遅延されたディジタ ル信号8と、上記ディジタル信号8は記憶され、サンプリングポイントN個おき に出力され、比較器11で上記記憶されサンプリングポイント(N−1)個分〜 1個分遅延されたディジタル信号8と、記憶されたディジタル信号8のうち値が M番目に大きいものが出力される。
【0011】 上記A/Dサンプリング方法について図6、図7を用いて説明する。図中1、 4、8は上記と同一のものである。
【0012】 図6(a1)のように、上記サンプル・ホールドされたアナログ信号6がA/ D変換器7によりA/D変換されたディジタル信号8が#1〜#(2N)の列の 場合、遅延器9で上記サンプリングポイント一個分遅延された上記ディジタル信 号8の列は図6(a2)のようになり、遅延器9で上記サンプリングポイント( N−1)個分遅延された上記ディジタル信号8の列は図6(aN)のようになり 、記憶器10で図6(A1)、(a2)〜(aN)のP1、P(N+1)におけ る値が出力され、比較器11で上記図6(a1)、(a2)〜(aN)のディジ タル信号8のうち値がM番目に大きいものが出力される。すなわち、例えば、図 7(a)のアナログ入力信号1が入力された場合、図7(b)のように組になっ たサンプリングパルス4での値のうちM番目に大きいものがその組のディジタル 信号8となり、処理結果の出力として上記アナログ入力信号1に対するA/D変 換結果は、全体では図7(c)のような信号列となり、従来のA/Dサンプリン グ方法及びその装置に比べ、信号処理速度が同じ場合において、情報量が、A/ D変換をN倍のサンプリング周波数で行った時と同等近くになるので、サンプリ ング損失を小さくすることができる。またスパイクノイズの影響を低減すること ができる。
【0013】 実施例2. なお、上記実施例ではディジタル信号8をサンプリングポイントN個おきに出 力するために記憶器10を用いたが、代わりにサンプル・ホールド器を用いても よい。
【0014】
以上のように、この考案においてはディジタル信号をサンプリングポイント( N−1)〜1個分遅延する(N−1)個の遅延器と、ディジタル信号を記憶し、 サンプリングポイントN個おきに出力するN個の記憶器と、N個のディジタル信 号のうち値がM番目に大きいものを出力する比較器を備えていることにより、N 個のサンプリングポイントより、値がM番目に大きい1つのディジタル信号を選 択するというA/Dサンプリング方法及びその装置を用いることによって、従来 のA/Dサンプリング方法及びその装置に比べ、信号処理速度が同じ場合におい て、情報量が、A/D変換をN倍のサンプリング周波数で行った時と同等近くに なるので、サンプリング損失を小さくすることができる。またスパイクノイズの 影響を低減できる。
【図1】この考案の実施例1を示すA/Dサンプリング
装置の全体構成図である。
装置の全体構成図である。
【図2】従来のA/Dサンプリング装置の全体構成図で
ある。
ある。
【図3】従来の装置において、信号に損失のない場合の
アナログ信号とサンプリングパルスとの関係を示した図
である。
アナログ信号とサンプリングパルスとの関係を示した図
である。
【図4】従来の装置において、信号に損失のある場合の
アナログ信号とサンプリングパルスとの関係を示した図
である。
アナログ信号とサンプリングパルスとの関係を示した図
である。
【図5】従来の装置において、信号にスパイクノイズが
のった場合のアナログ信号とサンプリングパルスとの関
係を示した図である。
のった場合のアナログ信号とサンプリングパルスとの関
係を示した図である。
【図6】この考案の実施例1におけるサンプリングされ
たディジタル信号の列と、サンプリングポイント1個分
〜(N−1)個分遅延されたディジタル信号の列を示し
た図である。
たディジタル信号の列と、サンプリングポイント1個分
〜(N−1)個分遅延されたディジタル信号の列を示し
た図である。
【図7】この考案の実施例1におけるアナログ信号と、
サンプリングパルスと、A/D変換結果を示した図であ
る。
サンプリングパルスと、A/D変換結果を示した図であ
る。
1 アナログ入力信号 2 サンプリングパルス発生器 3 サンプリング周波数入力器 4 サンプリングパルス 5 サンプル・ホールド器 6 サンプル・ホールドされたアナログ信号 7 A/D変換器 8 ディジタル信号 9 遅延器 10 記憶器 11 比較器 12 信号処理器
Claims (1)
- 【請求項1】 上記のA/Dサンプリング方法を実現す
るために、サンプリング周波数を設定するサンプリング
周波数入力器と、上記サンプリング周波数入力器により
設定された値を用いてサンプリングパルスを発生するサ
ンプリングパルス発生器と、上記サンプリングパルスの
タイミングによりアナログ入力信号をサンプル・ホール
ドするサンプル・ホールド器と、上記サンプル・ホール
ドされたアナログ信号をA/D変換するA/D変換器
と、上記A/D変換器で変換されたディジタル信号を遅
延する遅延器と、上記ディジタル信号をサンプリングポ
イントN個おきに出力する記憶器と、上記ディジタル信
号を比較し、値がM番目に大きいものを出力する比較器
と、上記ディジタル信号を信号処理する信号処理器を備
えたことを特徴とするA/Dサンプリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP289192U JPH0563127U (ja) | 1992-01-30 | 1992-01-30 | A/dサンプリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP289192U JPH0563127U (ja) | 1992-01-30 | 1992-01-30 | A/dサンプリング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563127U true JPH0563127U (ja) | 1993-08-20 |
Family
ID=11541987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP289192U Pending JPH0563127U (ja) | 1992-01-30 | 1992-01-30 | A/dサンプリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563127U (ja) |
-
1992
- 1992-01-30 JP JP289192U patent/JPH0563127U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563127U (ja) | A/dサンプリング装置 | |
| JPH04312020A (ja) | アナログ・ディジタル変換装置 | |
| JPH0546124U (ja) | A/dサンプリング装置 | |
| JPS6150540B2 (ja) | ||
| JPH0533263U (ja) | A/dサンプリング装置 | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JPH04114514A (ja) | A/dサンプリング方法及びその装置 | |
| JPH02168183A (ja) | A/dサンプリング方法及びその装置 | |
| US3967272A (en) | Digital to analog converter | |
| JPH03172786A (ja) | A/dサンプリング方法及びその装置 | |
| JPS5817598A (ja) | 連続波形記憶方式 | |
| JP2527556Y2 (ja) | Tvg回路 | |
| JPH0528128U (ja) | アナログ−デイジタル変換装置 | |
| JP2631662B2 (ja) | 超音波受波整相回路 | |
| KR100209889B1 (ko) | 아날로그/디지탈 변환장치 | |
| SU1550620A1 (ru) | Аналого-цифровой преобразователь | |
| JPS6035685B2 (ja) | デ−タ取込み方式 | |
| JPH05110441A (ja) | 予測出力型d/a変換器 | |
| SU1327307A2 (ru) | Цифровое устройство фазовой синхронизации | |
| JPH0656392B2 (ja) | A/d変換装置 | |
| JPS58154918A (ja) | 可変遅延装置 | |
| JP2007013646A (ja) | アナログ−ディジタル変換回路 | |
| JPH0260232A (ja) | A/d変換回路 | |
| JPH10300792A (ja) | 波形記憶装置 | |
| JPH07264065A (ja) | 半導体集積回路 |