JPH0317428B2 - - Google Patents
Info
- Publication number
- JPH0317428B2 JPH0317428B2 JP19014084A JP19014084A JPH0317428B2 JP H0317428 B2 JPH0317428 B2 JP H0317428B2 JP 19014084 A JP19014084 A JP 19014084A JP 19014084 A JP19014084 A JP 19014084A JP H0317428 B2 JPH0317428 B2 JP H0317428B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- input
- output signal
- changes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はハイインピーダンスバスの受信回路の
改良に関す。
改良に関す。
複数の装置から送出されるレベルＨおよびＬに
より規定される二値信号を、バスを介して１組の
受信回路に伝達する場合に、前記各装置が二値信
号を送出しない状態ではバスに対する出力インピ
ーダンスをハイインピーダンス状態とし、任意の
１装置が送出する二値信号に影響を与えぬ様にす
ることが多い。かかる装置が総て二値信号を送出
しない状態では、受信回路はバスからの入力部に
レベル保証用のバイアス回路を持たぬ限り、レベ
ルＨおよびＬの何れを受信したか確定出来なくな
り、受信回路の特性に従つて何れかのレベルを受
信したと判定する。
より規定される二値信号を、バスを介して１組の
受信回路に伝達する場合に、前記各装置が二値信
号を送出しない状態ではバスに対する出力インピ
ーダンスをハイインピーダンス状態とし、任意の
１装置が送出する二値信号に影響を与えぬ様にす
ることが多い。かかる装置が総て二値信号を送出
しない状態では、受信回路はバスからの入力部に
レベル保証用のバイアス回路を持たぬ限り、レベ
ルＨおよびＬの何れを受信したか確定出来なくな
り、受信回路の特性に従つて何れかのレベルを受
信したと判定する。
第３図は従来あるハイインピーダンスバスの受
信回路の一例を示す図であり、第４図は第３図に
おける各部の出力信号の一例を示す図である。第
３図においては、二値信号をバスに送出する複数
の装置として電子交換機のネツトワークNWが、
またバスから到着する二値信号を受信する回路を
有する装置として前記ネツトワークNWのスイツ
チ制御部SWCが示されている。更に各ネツトワ
ークNWから送出される二値信号は、スイツチ制
御部SWCが所要の１ネツトワークNWに通話路
を設定する指示を伝達した場合に、該ネツトワー
クNWから返送される応答信号とする。なおネツ
トワークNWは、バスＢ１を経由して応答信号を
送出する場合に、バスＢ２を経由してネツトワー
クNW内の状態を示すコンデイシヨンコード（３
ビツト）も併せ送出する。コンデイシヨンコード
を構成する各ビツトも、レベルＨおよびレベルＬ
の二値により示される。例えばネツトワークNW
内の状態が正常であることを示すコンデイシヨン
コードの各ビツトは、それぞれレベルＬ、レベル
ＬおよびレベルＨに設定される。
信回路の一例を示す図であり、第４図は第３図に
おける各部の出力信号の一例を示す図である。第
３図においては、二値信号をバスに送出する複数
の装置として電子交換機のネツトワークNWが、
またバスから到着する二値信号を受信する回路を
有する装置として前記ネツトワークNWのスイツ
チ制御部SWCが示されている。更に各ネツトワ
ークNWから送出される二値信号は、スイツチ制
御部SWCが所要の１ネツトワークNWに通話路
を設定する指示を伝達した場合に、該ネツトワー
クNWから返送される応答信号とする。なおネツ
トワークNWは、バスＢ１を経由して応答信号を
送出する場合に、バスＢ２を経由してネツトワー
クNW内の状態を示すコンデイシヨンコード（３
ビツト）も併せ送出する。コンデイシヨンコード
を構成する各ビツトも、レベルＨおよびレベルＬ
の二値により示される。例えばネツトワークNW
内の状態が正常であることを示すコンデイシヨン
コードの各ビツトは、それぞれレベルＬ、レベル
ＬおよびレベルＨに設定される。
第３図において、各ネツトワークNWはケーブ
ルドライバCD1を介してバスＢ１に応答信号を送
出し、またケーブルドライバCD2を介してバスＢ
２にコンデイシヨンコードを送出する。スイツチ
制御部SWCは、バスＢ１から到着する二値信号
をケーブルレシーバCR1により受信し、またバス
Ｂ２から到着する二値信号をケーブルレシーバ
CR2により受信する。。なお、ケーブルドライバ
CD1およびCD2は、応答信号またはコンデイシヨ
ンコードを送出しない場合には、バスＢ１または
バスＢ２に対しハイインピーダンス状態となる。
ルドライバCD1を介してバスＢ１に応答信号を送
出し、またケーブルドライバCD2を介してバスＢ
２にコンデイシヨンコードを送出する。スイツチ
制御部SWCは、バスＢ１から到着する二値信号
をケーブルレシーバCR1により受信し、またバス
Ｂ２から到着する二値信号をケーブルレシーバ
CR2により受信する。。なお、ケーブルドライバ
CD1およびCD2は、応答信号またはコンデイシヨ
ンコードを送出しない場合には、バスＢ１または
バスＢ２に対しハイインピーダンス状態となる。
第３図および第４図において、スイツチ制御部
SWCが時点ｔ１に所要のネツトワークNWに前
記通話路の設定指示を伝達すると、タイミング回
路TMGは単安定マルチバイブレータMVの端子
Ｃに起動信号を入力する。起動信号を受信した単
安定マルチバイブレータMVは、端子Ｑの出力信
号ｗを時点ｔ１以後受信許容時間ＴだけレベルＨ
に設定し、NANDゲート（以後ゲートＧ１と称
する）を導通状態とする。一方前記指示を受信し
たネツトワークNWは、該指示に基づき通話路の
設定を行つた後、ケーブルドライバCD１および
ケーブルドライバCD２をハイインピーダンス状
態にする。次に起動条件が整い、ケーブルドライ
バCD１およびCD２のゲートをイネーブル状態に
すると、ケーブルドライバCD１は一旦レベルＬ
状態に設定した後、短時間レベルＨ状態に変化さ
せることにより応答信号を送出し、またケーブル
ドライバCD２は正常状態を示す固定データを送
出する。前記応答信号が正常にスイツチ制御部
SWCに伝達された場合には、ケーブルレシーバ
CR１の出力信号ａは時点ｔ２乃至ｔ５の間に第
４図に点線で示す如く変化し、ゲートＧ１に伝達
される。若し何等かの原因でネツトワークNWか
ら応答信号が送出されぬと、ケーブルドライバ
CD１は受信許容時間Ｔの間もハイインピーダン
ス状態を維持する。かかる場合にはケーブルレシ
ーバCR1は出力信号ａを自己の特性に応じてレベ
ルＨまたはレベルＬに維持する。今ケーブルレシ
ーバCR１の出力信号ａがレベルＨに維持された
とすると、通常レベルＨに維持されているゲート
Ｇ１の出力信号ｇ１は受信許容時間Ｔの間レベル
Ｌに設定され、時点ｔ６にレベルＨに戻る。該出
力信号ｇ１はフリツプフロツプFF1の端子Ｃに入
力される。フリツプフロツプFF1は、端子Ｃへの
入力信号がレベルＬからレベルＨに変化すると、
通常レベルＬに設定されている端子Ｑからの出力
信号f1を、端子Ｄに入力されているレベルＨに設
定する。該出力信号f1は、ケーブルレシーバCR2
がネツトワークNWの正常状態を示すコンデイシ
ヨンコードを受信した場合に導通状態に設定され
るゲートＧ２を介して信号検出回路CHKに伝達
される。信号検出回路CHKは、伝達された出力
信号f1がレベルＬからレベルＨに変化したことに
よりネツトワークNWが受信した指示に基づく動
作を正常に完了と判定し、タイミング回路TMG
をリセツトさせる。
SWCが時点ｔ１に所要のネツトワークNWに前
記通話路の設定指示を伝達すると、タイミング回
路TMGは単安定マルチバイブレータMVの端子
Ｃに起動信号を入力する。起動信号を受信した単
安定マルチバイブレータMVは、端子Ｑの出力信
号ｗを時点ｔ１以後受信許容時間ＴだけレベルＨ
に設定し、NANDゲート（以後ゲートＧ１と称
する）を導通状態とする。一方前記指示を受信し
たネツトワークNWは、該指示に基づき通話路の
設定を行つた後、ケーブルドライバCD１および
ケーブルドライバCD２をハイインピーダンス状
態にする。次に起動条件が整い、ケーブルドライ
バCD１およびCD２のゲートをイネーブル状態に
すると、ケーブルドライバCD１は一旦レベルＬ
状態に設定した後、短時間レベルＨ状態に変化さ
せることにより応答信号を送出し、またケーブル
ドライバCD２は正常状態を示す固定データを送
出する。前記応答信号が正常にスイツチ制御部
SWCに伝達された場合には、ケーブルレシーバ
CR１の出力信号ａは時点ｔ２乃至ｔ５の間に第
４図に点線で示す如く変化し、ゲートＧ１に伝達
される。若し何等かの原因でネツトワークNWか
ら応答信号が送出されぬと、ケーブルドライバ
CD１は受信許容時間Ｔの間もハイインピーダン
ス状態を維持する。かかる場合にはケーブルレシ
ーバCR1は出力信号ａを自己の特性に応じてレベ
ルＨまたはレベルＬに維持する。今ケーブルレシ
ーバCR１の出力信号ａがレベルＨに維持された
とすると、通常レベルＨに維持されているゲート
Ｇ１の出力信号ｇ１は受信許容時間Ｔの間レベル
Ｌに設定され、時点ｔ６にレベルＨに戻る。該出
力信号ｇ１はフリツプフロツプFF1の端子Ｃに入
力される。フリツプフロツプFF1は、端子Ｃへの
入力信号がレベルＬからレベルＨに変化すると、
通常レベルＬに設定されている端子Ｑからの出力
信号f1を、端子Ｄに入力されているレベルＨに設
定する。該出力信号f1は、ケーブルレシーバCR2
がネツトワークNWの正常状態を示すコンデイシ
ヨンコードを受信した場合に導通状態に設定され
るゲートＧ２を介して信号検出回路CHKに伝達
される。信号検出回路CHKは、伝達された出力
信号f1がレベルＬからレベルＨに変化したことに
よりネツトワークNWが受信した指示に基づく動
作を正常に完了と判定し、タイミング回路TMG
をリセツトさせる。
以上の説明から明らかな如く、従来あるハイイ
ンピーダンスバスの受信回路においては、スイツ
チ制御部SWCから指示を受信したネツトワーク
NWが応答信号を送出せず、ケーブルドライバ
CD1をハイインピーダンス状態に維持した場合に
も、ケーブルレシーバCR1の出力信号ａがレベル
Ｈに維持された場合には、受信許容時間Ｔの終了
時点t6にゲートG1が導通状態から阻止状態に移
行する際に出力信号g1がレベルＬからレベルＨ
に変化し、フリツプフロツプFF1の出力信号f1を
レベルＬからレベルＨに変化させる為、信号検出
回路CHKは正常に応答信号が送出されたと誤つ
て判定する恐れがあつた。
ンピーダンスバスの受信回路においては、スイツ
チ制御部SWCから指示を受信したネツトワーク
NWが応答信号を送出せず、ケーブルドライバ
CD1をハイインピーダンス状態に維持した場合に
も、ケーブルレシーバCR1の出力信号ａがレベル
Ｈに維持された場合には、受信許容時間Ｔの終了
時点t6にゲートG1が導通状態から阻止状態に移
行する際に出力信号g1がレベルＬからレベルＨ
に変化し、フリツプフロツプFF1の出力信号f1を
レベルＬからレベルＨに変化させる為、信号検出
回路CHKは正常に応答信号が送出されたと誤つ
て判定する恐れがあつた。
本発明は、ハイインピーダンスバスから有意信
号が到着しない場合に高レベルに維持され、該ハ
イインピーダンスバスから有意信号が到着した場
合に、短時間低レベルに変化した後に再び高レベ
ルに戻る信号を第一の入力端子に入力し、前記ハ
イインピーダンスバスから到着する有意信号の受
信許容時間帯の開始時点において低レベルから高
レベルに変化し、前記受信許容時間帯の終了時点
より所定時間後において高レベルから低レベルに
変化する信号を第二の入力端子に入力する
NANDゲートと、前記NANDゲートからの出力
信号を第一の入力端子に入力し、前記受信許容時
間帯の終了時点以前において高レベルに維持さ
れ、前記終了時点において高レベルから低レベル
に変化する信号を第二の入力端子に入力する
ANDゲートとを設け、前記ANDゲートからの出
力信号を、入力信号が前記受信許容時間帯におい
て低レベルから高レベルに変化した場合に前記ハ
イインピーダンスバスから有意信号が到着したと
判定する判定回路に入力信号として入力すること
により、前記問題点を解決するものである。
号が到着しない場合に高レベルに維持され、該ハ
イインピーダンスバスから有意信号が到着した場
合に、短時間低レベルに変化した後に再び高レベ
ルに戻る信号を第一の入力端子に入力し、前記ハ
イインピーダンスバスから到着する有意信号の受
信許容時間帯の開始時点において低レベルから高
レベルに変化し、前記受信許容時間帯の終了時点
より所定時間後において高レベルから低レベルに
変化する信号を第二の入力端子に入力する
NANDゲートと、前記NANDゲートからの出力
信号を第一の入力端子に入力し、前記受信許容時
間帯の終了時点以前において高レベルに維持さ
れ、前記終了時点において高レベルから低レベル
に変化する信号を第二の入力端子に入力する
ANDゲートとを設け、前記ANDゲートからの出
力信号を、入力信号が前記受信許容時間帯におい
て低レベルから高レベルに変化した場合に前記ハ
イインピーダンスバスから有意信号が到着したと
判定する判定回路に入力信号として入力すること
により、前記問題点を解決するものである。
即ち本発明によれば、ANDゲートの第二の入
力端子に入力される信号が受信許容時間帯の終了
時点で高レベルから低レベルに変化している為、
NANDゲートからの出力信号が受信許容時間帯
の終了時点より後に低レベルから高レベルに変化
しても、ANDゲートからの出力信号が低レベル
から高レベルに変化することは無く、判定回路へ
入力信号が受信許容時間帯の終了時点で低レベル
から高レベルに変化することは防止される。
力端子に入力される信号が受信許容時間帯の終了
時点で高レベルから低レベルに変化している為、
NANDゲートからの出力信号が受信許容時間帯
の終了時点より後に低レベルから高レベルに変化
しても、ANDゲートからの出力信号が低レベル
から高レベルに変化することは無く、判定回路へ
入力信号が受信許容時間帯の終了時点で低レベル
から高レベルに変化することは防止される。
以下、本発明の一実施例を図面により説明す
る。第１図は本発明の一実施例によるハイインピ
ーダンスバスの受信回路を示す図であり、第２図
は第１図における各部の出力信号の一例を示す図
である。なお、全図を通じて同一符号は同一対象
物を示す。第１図においては、単安定マルチバイ
ブレータMVの出力信号ｗに遅延時間Tdを与え
る遅延回路DLと、ゲートG1の出力信号g1を受信
許容時間Ｔの終了時点６以降、フリツプフロツプ
FF1への入力を阻止するフリツプフロツプFF2お
よびANDゲート（以後ゲートG4と称する）が設
けられている。
る。第１図は本発明の一実施例によるハイインピ
ーダンスバスの受信回路を示す図であり、第２図
は第１図における各部の出力信号の一例を示す図
である。なお、全図を通じて同一符号は同一対象
物を示す。第１図においては、単安定マルチバイ
ブレータMVの出力信号ｗに遅延時間Tdを与え
る遅延回路DLと、ゲートG1の出力信号g1を受信
許容時間Ｔの終了時点６以降、フリツプフロツプ
FF1への入力を阻止するフリツプフロツプFF2お
よびANDゲート（以後ゲートG4と称する）が設
けられている。
第１図および第２図において、スイツチ制御部
SWCが時点t1に所要のネツトワークNWに前記
通話路の設定指示を伝達すると、タイミング回路
TMGは単安定マルチバイブレータMVの端子Ｃ
に起動信号を入力する。起動信号を受信した単安
定マルチバイブレータMVは、端子Ｑの出力信号
ｗを時点t1以後受信許容時間ＴだけレベルＨに設
定し、遅延回路DLおよびゲートG3に伝達すると
共に、端子Q′の出力信号w′を出力信号ｗと逆レ
ベルに設定し、フリツプフロツプFF2の端子Ｃに
入力する。遅延回路DLは、受信した単安定マル
チバイブレータMVの出力信号ｗを遅延時間Td
だけ遅延させてゲートG3に伝達する。その結果
ゲートG3は、時点t1から時点t6つり遅延時間Td
だけ後の時点t7迄の間レベルＨに設定される出力
信号w1をゲートG1に伝達し、ゲートG1を導通状
態とする。またフリツプフロツプFF2は、端子Ｃ
に入力された出力信号w′がレベルＬからレベル
Ｈに変化する時点t6に、通常レベルＨに設定され
ている端子Q′の出力信号f2をレベルＬに変化させ
る。出力信号f2はゲートG4に伝達され、時点t6
迄はゲートG4を導通状態に設定するが、時点t6
以降は阻止状態とし、ゲートG1の出力信号g1が
フリツプフロツプFF1に伝達されるのを阻止す
る。一方前記指示を受信したネツトワークNW
が、何等かの原因で応答信号を送出しないと、ケ
ーブルドライバCD1は受信許容時間Ｔの間もハイ
インピーダンス状態を維持する。かかる場合には
ケーブルレシーバCR1は出力信号ａを自己の特性
に応じてレベルＨまたはレベルＬに維持する。今
ケーブルレシーバCR1の出力信号がレベルＨに維
持されたとすると、通常レベルＨに維持されてい
るゲートG1の出力信号g1は時点t1から受信許容
時間Ｔおよび遅延時間Tdの間レベルＬに設定さ
れ、時点t7にレベルＨに戻る。該出力信号g1は、
ゲートG4に入力される。ゲートG4は、時点t6迄
は導通状態にある為、ゲートG1の出力信号g1を
フリツプフロツプFF1の端子Ｃに入力するが、時
点t6以降は阻止状態となり、出力信号g2にレベル
Ｌに維持する為、時点t7における出力信号g1のレ
ベルＬからレベルＨへの移行はフリツプフロツプ
FF1の端子Ｃには入力されない。従つてフリツプ
フロツプFF1は、端子Ｃへの入力信号が受信許容
時間Ｔの間レベルＬからレベルＨに変化しない
為、端子Ｑからの出力信号f1をレベルＬに維持す
る。該出力信号f1は、ケーブルレシーバCR2がネ
ツトワークNWの正常状態を示すコンデイシヨン
コードを受信した場合に導通状態に設定されるゲ
ートG2を介して、信号検出回路CHKに伝達され
る。信号検出回路CHKは、伝達された出力信号
f1がレベルＬからレベルＨに変化しないことによ
りネツトワークNWが受信した指示に基づく動作
を正常に完了しないと判定する。
SWCが時点t1に所要のネツトワークNWに前記
通話路の設定指示を伝達すると、タイミング回路
TMGは単安定マルチバイブレータMVの端子Ｃ
に起動信号を入力する。起動信号を受信した単安
定マルチバイブレータMVは、端子Ｑの出力信号
ｗを時点t1以後受信許容時間ＴだけレベルＨに設
定し、遅延回路DLおよびゲートG3に伝達すると
共に、端子Q′の出力信号w′を出力信号ｗと逆レ
ベルに設定し、フリツプフロツプFF2の端子Ｃに
入力する。遅延回路DLは、受信した単安定マル
チバイブレータMVの出力信号ｗを遅延時間Td
だけ遅延させてゲートG3に伝達する。その結果
ゲートG3は、時点t1から時点t6つり遅延時間Td
だけ後の時点t7迄の間レベルＨに設定される出力
信号w1をゲートG1に伝達し、ゲートG1を導通状
態とする。またフリツプフロツプFF2は、端子Ｃ
に入力された出力信号w′がレベルＬからレベル
Ｈに変化する時点t6に、通常レベルＨに設定され
ている端子Q′の出力信号f2をレベルＬに変化させ
る。出力信号f2はゲートG4に伝達され、時点t6
迄はゲートG4を導通状態に設定するが、時点t6
以降は阻止状態とし、ゲートG1の出力信号g1が
フリツプフロツプFF1に伝達されるのを阻止す
る。一方前記指示を受信したネツトワークNW
が、何等かの原因で応答信号を送出しないと、ケ
ーブルドライバCD1は受信許容時間Ｔの間もハイ
インピーダンス状態を維持する。かかる場合には
ケーブルレシーバCR1は出力信号ａを自己の特性
に応じてレベルＨまたはレベルＬに維持する。今
ケーブルレシーバCR1の出力信号がレベルＨに維
持されたとすると、通常レベルＨに維持されてい
るゲートG1の出力信号g1は時点t1から受信許容
時間Ｔおよび遅延時間Tdの間レベルＬに設定さ
れ、時点t7にレベルＨに戻る。該出力信号g1は、
ゲートG4に入力される。ゲートG4は、時点t6迄
は導通状態にある為、ゲートG1の出力信号g1を
フリツプフロツプFF1の端子Ｃに入力するが、時
点t6以降は阻止状態となり、出力信号g2にレベル
Ｌに維持する為、時点t7における出力信号g1のレ
ベルＬからレベルＨへの移行はフリツプフロツプ
FF1の端子Ｃには入力されない。従つてフリツプ
フロツプFF1は、端子Ｃへの入力信号が受信許容
時間Ｔの間レベルＬからレベルＨに変化しない
為、端子Ｑからの出力信号f1をレベルＬに維持す
る。該出力信号f1は、ケーブルレシーバCR2がネ
ツトワークNWの正常状態を示すコンデイシヨン
コードを受信した場合に導通状態に設定されるゲ
ートG2を介して、信号検出回路CHKに伝達され
る。信号検出回路CHKは、伝達された出力信号
f1がレベルＬからレベルＨに変化しないことによ
りネツトワークNWが受信した指示に基づく動作
を正常に完了しないと判定する。
以上の説明から明らかな如く、本実施例によれ
ば、ネツトワークNWが正常に応答信号を送出せ
ず、ケーブルドライバCD1をハイインピーダンス
に維持し、スイツチ制御部SWCのケーブルレシ
ーバCR1の出力信号ａが受信許容時間Ｔの間レベ
ルＨに維持された場合にも、信号検出回路CHK
が応答信号が正常に送出されたと誤つて判定する
恐れが無くなる。
ば、ネツトワークNWが正常に応答信号を送出せ
ず、ケーブルドライバCD1をハイインピーダンス
に維持し、スイツチ制御部SWCのケーブルレシ
ーバCR1の出力信号ａが受信許容時間Ｔの間レベ
ルＨに維持された場合にも、信号検出回路CHK
が応答信号が正常に送出されたと誤つて判定する
恐れが無くなる。
なお、第１図および第２図はあく迄本発明の一
実施例に過ぎず、例えば各部の出力信号は図示さ
れるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
は変らない。また本発明の対象は、電子交換機の
ネツトワークNWおよびスイツチ制御部SWC間
を接続するバスに限定されぬことは言う迄も無
い。
実施例に過ぎず、例えば各部の出力信号は図示さ
れるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
は変らない。また本発明の対象は、電子交換機の
ネツトワークNWおよびスイツチ制御部SWC間
を接続するバスに限定されぬことは言う迄も無
い。
〔発明の効果〕
以上、本発明によれば、バスがハイインピーダ
ンス状態になつた場合にも、二値信号が誤つて受
信されぬ受信回路が実現可能となる。
ンス状態になつた場合にも、二値信号が誤つて受
信されぬ受信回路が実現可能となる。
第１図は本発明の一実施例によるハイインピー
ダンスバスの受信回路を示す図、第２図は第１図
における各部の出力信号の一例を示す図、第３図
は従来あるハイインピーダンスバスの受信回路の
一例を示す図、第４図は第３図における各部の出
力信号の一例を示す図である。 図において、ａ，f1，f2，g1，g2，ｗ，w′およ
びw1は出力信号、B1およびＢ２はバス、CD1お
よびCD2はケーブルドライバ、CR1およびCR2は
ケーブルレシーバ、DLは遅延回路FF1および
FF2はフリツプフロツプ、G1乃至G4はゲート、
ＨおよびＬはレベル、MVは単安定マルチバイブ
レータ、NWはネツトワーク、SWCはスイツチ
制御部、Ｔは受信許容時間、t1乃至t7は時点、
Tdは遅延時間、TMGはタイミング回路、を示
す。
ダンスバスの受信回路を示す図、第２図は第１図
における各部の出力信号の一例を示す図、第３図
は従来あるハイインピーダンスバスの受信回路の
一例を示す図、第４図は第３図における各部の出
力信号の一例を示す図である。 図において、ａ，f1，f2，g1，g2，ｗ，w′およ
びw1は出力信号、B1およびＢ２はバス、CD1お
よびCD2はケーブルドライバ、CR1およびCR2は
ケーブルレシーバ、DLは遅延回路FF1および
FF2はフリツプフロツプ、G1乃至G4はゲート、
ＨおよびＬはレベル、MVは単安定マルチバイブ
レータ、NWはネツトワーク、SWCはスイツチ
制御部、Ｔは受信許容時間、t1乃至t7は時点、
Tdは遅延時間、TMGはタイミング回路、を示
す。
Claims (1)
- １ ハイインピーダンスバスから有意信号が到着
しない場合に高レベルに維持され、該ハイインピ
ーダンスバスから有意信号が到着した場合に、短
時間低レベルに変化した後に再び高レベルに戻る
信号を第一の入力端子に入力し、前記ハイインピ
ーダンスバスから到着する有意信号の受信許容時
間帯の開始時点において低レベルから高レベルに
変化し、前記受信許容時間帯の終了時点より所定
時間後において高レベルから低レベルに変化する
信号を第二の入力端子に入力するNANDゲート
と、前記NANDゲートからの出力信号を第一の
入力端子に入力し、前記受信許容時間帯の終了時
点以前において高レベルに維持され、前記終了時
点において高レベルから低レベルに変化する信号
を第二の入力端子に入力するANDゲートとを設
け、前記ANDゲートからの出力信号を、入力信
号が前記受信許容時間帯において低レベルから高
レベルに変化した場合に前記ハイインピーダンス
バスから有意信号が到着したと判定する判定回路
に入力信号として入力することを特徴とするハイ
インピーダンスバスの受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19014084A JPS6167346A (ja) | 1984-09-11 | 1984-09-11 | ハイインピ−ダンスバスの受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19014084A JPS6167346A (ja) | 1984-09-11 | 1984-09-11 | ハイインピ−ダンスバスの受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167346A JPS6167346A (ja) | 1986-04-07 |
| JPH0317428B2 true JPH0317428B2 (ja) | 1991-03-08 |
Family
ID=16253063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19014084A Granted JPS6167346A (ja) | 1984-09-11 | 1984-09-11 | ハイインピ−ダンスバスの受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9803875B2 (en) | 2011-02-02 | 2017-10-31 | Bsh Home Appliances Corporation | Electric oven with a heating element reflector |
-
1984
- 1984-09-11 JP JP19014084A patent/JPS6167346A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9803875B2 (en) | 2011-02-02 | 2017-10-31 | Bsh Home Appliances Corporation | Electric oven with a heating element reflector |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6167346A (ja) | 1986-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1238961A (en) | Data communication network | |
| US4885742A (en) | Node apparatus and communication network | |
| US4723239A (en) | Serial bus system and method for selection of bus subscribers | |
| US4542380A (en) | Method and apparatus for graceful preemption on a digital communications link | |
| US5502817A (en) | Ultra high speed data collection, processing and distribution ring with parallel data paths between nodes | |
| US3947818A (en) | Bus-coupler | |
| KR930011966B1 (ko) | 다중 통신 장치 | |
| US4967409A (en) | Network system of programmable controllers | |
| US5150244A (en) | Fiber optic interface | |
| JPH0317428B2 (ja) | ||
| US5212685A (en) | Control circuit for half-duplex/simplex interface in communication system | |
| US4504945A (en) | Computer network system | |
| JP3282396B2 (ja) | 信号伝送方法 | |
| JPH0351143B2 (ja) | ||
| JP3296639B2 (ja) | 通信切替システム装置 | |
| KR20000009541A (ko) | 직렬통신장치 및 방법 | |
| JP2804611B2 (ja) | 並列競合制御回路 | |
| JPH035099B2 (ja) | ||
| JPH05265671A (ja) | ポート自動切換装置 | |
| KR900006548B1 (ko) | 병렬 데이터 공유 방법 및 그 회로 | |
| SU1104497A1 (ru) | Многоканальное устройство дл подключени абонентов к магистрали | |
| JPH0115103B2 (ja) | ||
| JPS62286337A (ja) | 通信システム | |
| JPS58166842A (ja) | 信号制御装置 | |
| JPS58195341A (ja) | ル−プ端局装置 |