JPS58166842A - 信号制御装置 - Google Patents
信号制御装置Info
- Publication number
- JPS58166842A JPS58166842A JP4814282A JP4814282A JPS58166842A JP S58166842 A JPS58166842 A JP S58166842A JP 4814282 A JP4814282 A JP 4814282A JP 4814282 A JP4814282 A JP 4814282A JP S58166842 A JPS58166842 A JP S58166842A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- low level
- line
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 23
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 3
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 230000002457 bidirectional effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はゲート回路のオープンコレクタを出力とする双
方向データ伝送路に関し、特に使用する信号ラインを１
本の双方向バスから２本の送受別々のバスに変換するた
めの装置に関するものである。
方向データ伝送路に関し、特に使用する信号ラインを１
本の双方向バスから２本の送受別々のバスに変換するた
めの装置に関するものである。
１本の信号ラインを使用して双方向データ伝送を行う回
路形式としてゲート回路のオープンコレクタを出力とす
る方式がある。この出力で双方向バスを構成した双方向
伝送路においては。
路形式としてゲート回路のオープンコレクタを出力とす
る方式がある。この出力で双方向バスを構成した双方向
伝送路においては。
オープンコレクタが出力となるため、あとに詳しく説明
するが、トランジスタのオンオフによってインピーダン
スが大きく変るので、伝送路を長くすると信号の反射に
よって正しく信号ができなくなることがある。従って今
までは問題なく使用されていた双方向バス伝送路であっ
ても、何らかの理由によって両端局間距離を大にする必
要が生じたとき、その延長の度合によっては上に説明し
たように正しい信号の送受ができなくなることがある。
するが、トランジスタのオンオフによってインピーダン
スが大きく変るので、伝送路を長くすると信号の反射に
よって正しく信号ができなくなることがある。従って今
までは問題なく使用されていた双方向バス伝送路であっ
ても、何らかの理由によって両端局間距離を大にする必
要が生じたとき、その延長の度合によっては上に説明し
たように正しい信号の送受ができなくなることがある。
そこでこれを解決するためには双方向の信号を分離して
送受別々のラインを使用するようにすればよいことはい
うまでもないが、それまで使っていた装置を活用しよう
とする場合には１つの問題がある。それは双方向バスに
おいてどちらの端局が送信中であるかを識別しそれに応
じた制御をしなければならないことである。
送受別々のラインを使用するようにすればよいことはい
うまでもないが、それまで使っていた装置を活用しよう
とする場合には１つの問題がある。それは双方向バスに
おいてどちらの端局が送信中であるかを識別しそれに応
じた制御をしなければならないことである。
したがって本発明の目的はオープンコレクタを出力とし
て双方向バスを使用するデータ伝送路を送受別々の信号
ラインを使用するデータ伝送路に変換する場合に信号ラ
インを制御する装置を得ようとするものである。
て双方向バスを使用するデータ伝送路を送受別々の信号
ラインを使用するデータ伝送路に変換する場合に信号ラ
インを制御する装置を得ようとするものである。
本発明によれば、オープンコレクタ出力をデータ出力と
し、１本の信号ラインを送受共用するデータ伝送端末の
送受共用の信号ラインから送受別々の信号ラインに変換
する装置であって。
し、１本の信号ラインを送受共用するデータ伝送端末の
送受共用の信号ラインから送受別々の信号ラインに変換
する装置であって。
受信信号によってセットされ、送信信号によりリセット
されるフリップフロップと、このフリップフロップのセ
ット出力により送信信号出力を禁止する手段とを備えた
ことを特徴とする信号制御装置が得られる。
されるフリップフロップと、このフリップフロップのセ
ット出力により送信信号出力を禁止する手段とを備えた
ことを特徴とする信号制御装置が得られる。
次に図面を参照して詳細に説明する。
第１図は従来のオープンコレクタにより駆動される双方
向伝送路の構成の一例を示す図である。この第１図の伝
送路は両側の端末が蚤＜同じ構成になっているので共通
の記号を用いてあられしてあり、 ＳＤは送信データ、
ＲＤは受信データ、 ＤＩはオープンコレクタを出力
とする、駆動回路、 Ｒ１は受信回路、 ＲａとＲ１）
は信号入出力抵抗網を示している。このような構成を持
つ態が優先する形となっているので、信号ライン両方の
駆動回路Ｄ１が共にオフとなると相当高くなる。したが
って先にも述べたように、伝送距離が長くなると正しい
信号の伝送ができない場合が生じる。
向伝送路の構成の一例を示す図である。この第１図の伝
送路は両側の端末が蚤＜同じ構成になっているので共通
の記号を用いてあられしてあり、 ＳＤは送信データ、
ＲＤは受信データ、 ＤＩはオープンコレクタを出力
とする、駆動回路、 Ｒ１は受信回路、 ＲａとＲ１）
は信号入出力抵抗網を示している。このような構成を持
つ態が優先する形となっているので、信号ライン両方の
駆動回路Ｄ１が共にオフとなると相当高くなる。したが
って先にも述べたように、伝送距離が長くなると正しい
信号の伝送ができない場合が生じる。
上記において、信号ラインＡ−Ａ’間を２本のラインで
送受別々に信号を伝送させようとする場なったかを識別
し、この識別に基づいて信号ラインを制御する必要が生
じるのである。
送受別々に信号を伝送させようとする場なったかを識別
し、この識別に基づいて信号ラインを制御する必要が生
じるのである。
第２図り本発明の信号制御装置の基本構成を示すブロッ
ク図である。第２図の装置は第１図の装置における信号
ラインＡ−Ａ’の間に挿入されたものとして説明する。
ク図である。第２図の装置は第１図の装置における信号
ラインＡ−Ａ’の間に挿入されたものとして説明する。
ＡとＡ′からの信号はそれぞれライントライバＤ２とＤ
２’およびラインレシーバＲ２とＲ２’を通して相手側
に伝えられる。
２’およびラインレシーバＲ２とＲ２’を通して相手側
に伝えられる。
しかしＡからトランジスタがオンとなったＬＯＷレベル
（低、レベル）信号が入力されるとライントライバＤ２
とＲ２を通してＡ′に伝わるが、その信号ｆｄＡ’側か
らライントライバＤ２’ 、 Ｒ２’を通してＡに戻っ
てくることになる。いま装置がＤ２゜Ｄ２’ 、 Ｒ２
、Ｒ２’だけで成り立っているとす・ると。
（低、レベル）信号が入力されるとライントライバＤ２
とＲ２を通してＡ′に伝わるが、その信号ｆｄＡ’側か
らライントライバＤ２’ 、 Ｒ２’を通してＡに戻っ
てくることになる。いま装置がＤ２゜Ｄ２’ 、 Ｒ２
、Ｒ２’だけで成り立っているとす・ると。
すなわちフリップフロップＦＦ、ＦＦ’がなく単に第１
図の従来装置の伝送路を２線路にしてラインレシーバＲ
とライントライバＤだけを設けたとすると、前述したよ
うにＬＯＷレベルが優先されるために、Ａがオフとなっ
てＨＩＧＨレベル（高レベル）状態となっても Ａ／側
からＬＯＷレベルが戻ってきているためにＡはＨＩＧＨ
レベルとなれなく、このためＡ−Ａ’の信号状態がＬＯ
Ｗレベルに固定される。
図の従来装置の伝送路を２線路にしてラインレシーバＲ
とライントライバＤだけを設けたとすると、前述したよ
うにＬＯＷレベルが優先されるために、Ａがオフとなっ
てＨＩＧＨレベル（高レベル）状態となっても Ａ／側
からＬＯＷレベルが戻ってきているためにＡはＨＩＧＨ
レベルとなれなく、このためＡ−Ａ’の信号状態がＬＯ
Ｗレベルに固定される。
本発明では上記のような状態になることをさけるために
クリップフロップＦＦとＦＦ’が加えられている。フリ
ップフロップＦＦ、ＦＦ’はラインレシーバＲ２，Ｒ２
’にＬＯＷレベルが入力した時にセットされてその出力
によってライントライバＤ２．Ｄ２’が禁止され、 Ｌ
ＯＷレベルが相手側に戻ることを禁止している。Ａ、Ａ
’がＨＩＧＨレベルノ時はフリップフロップＦＦ、ＦＦ
’がリセットされてライントライバＤ２．Ｄ２’の禁止
が解除され。
クリップフロップＦＦとＦＦ’が加えられている。フリ
ップフロップＦＦ、ＦＦ’はラインレシーバＲ２，Ｒ２
’にＬＯＷレベルが入力した時にセットされてその出力
によってライントライバＤ２．Ｄ２’が禁止され、 Ｌ
ＯＷレベルが相手側に戻ることを禁止している。Ａ、Ａ
’がＨＩＧＨレベルノ時はフリップフロップＦＦ、ＦＦ
’がリセットされてライントライバＤ２．Ｄ２’の禁止
が解除され。
ＨＩＧＨレベルの信号が双方向に伝わる。この場合見か
け上ＨＩＧＨレベルの信号が戻ることになルカ、 ＨＩ
ＧＨレベルはＬＯＷレベルに対して優先しないために、
ＬＯＷレベルが入力した場合にＬＯＷレベルへの変化
が可能となる。すなわちライントライバＤ２からＬＯＷ
レベルが相手側に伝送され、相手側のラインレシーバＲ
２１Ｃ入カスる。その時点でフリップフロップＦＦがセ
ットされて相手側のライントライバＤ２’が禁止される
。そしてラインレシーバＲ２を経てＬＯＷレベルが相手
側に伝わるが、そのＬＯＷレベルの信号はライントライ
バＤ２’が禁止されているため戻ることはなく、ＬＯＷ
レベル状態に入り込むことはない。
け上ＨＩＧＨレベルの信号が戻ることになルカ、 ＨＩ
ＧＨレベルはＬＯＷレベルに対して優先しないために、
ＬＯＷレベルが入力した場合にＬＯＷレベルへの変化
が可能となる。すなわちライントライバＤ２からＬＯＷ
レベルが相手側に伝送され、相手側のラインレシーバＲ
２１Ｃ入カスる。その時点でフリップフロップＦＦがセ
ットされて相手側のライントライバＤ２’が禁止される
。そしてラインレシーバＲ２を経てＬＯＷレベルが相手
側に伝わるが、そのＬＯＷレベルの信号はライントライ
バＤ２’が禁止されているため戻ることはなく、ＬＯＷ
レベル状態に入り込むことはない。
第６図は本発明の一具体例の構成のＡの側の半分を示し
た図である。第６図において、ＲａＲｂは入出力抵抗網
、 Ｄ３はオープンコレクタ出力をもつライントライバ
、 Ｒ３はラインレシーバ、 Ｇ１は信号の戻りを禁止
するゲー）、Ｇ２と０３はゲートで第２図ＯＦＦの機能
をもつフリップフロップを構成し、 Ｇ４はＧ２．Ｇ３
のフリップ上記の構成において、ＡがＨＩＧＨレベルの
トキＧ２がＨＩＧＨにセットされ・る。ゲートＧ１はラ
インレシーバＲ３がＬＯＷのため、ＢにはＨＩＧＨレベ
ルが出力される。次にＡがＬＯＷレベルになると。
た図である。第６図において、ＲａＲｂは入出力抵抗網
、 Ｄ３はオープンコレクタ出力をもつライントライバ
、 Ｒ３はラインレシーバ、 Ｇ１は信号の戻りを禁止
するゲー）、Ｇ２と０３はゲートで第２図ＯＦＦの機能
をもつフリップフロップを構成し、 Ｇ４はＧ２．Ｇ３
のフリップ上記の構成において、ＡがＨＩＧＨレベルの
トキＧ２がＨＩＧＨにセットされ・る。ゲートＧ１はラ
インレシーバＲ３がＬＯＷのため、ＢにはＨＩＧＨレベ
ルが出力される。次にＡがＬＯＷレベルになると。
ラインｌ／シーバＲ３出力がＨＩＧＨとなり、またＧ２
．Ｇ３で構成されるフリップフロップのゲー信号がＢＶ
ｃ伝送されることになる。
．Ｇ３で構成されるフリップフロップのゲー信号がＢＶ
ｃ伝送されることになる。
相手側のＣからＬＯＷレベルの信号が入力した場合、Ｇ
２．Ｇ３のフリップフロップが反転してゲー）Ｇ２出力
がＬＯＷとなり、それに従ってゲ−） Ｇ１の出力がＨ
ＩＧＨとなる。またＣからのＬＯＷレベル信号はゲート
Ｇ５．ライントライバＤ３を通してＡ Ｋ ＬＯＷレベ
ルとして出力する。このＬＯＷレベル出力はラインレシ
ーバＲ５から出力してＨＩＧＨとなるが、ゲートＧ１に
はゲートＧ２よりＬＯＷレベルが入力されているためＨ
ＩＧＨレベルを保つことになり、 ＬＯＷレベルの戻り
が禁止される。ゲートＧ４ばＣ入力がＨＩＧＨのときに
ゲートＧ３出力がＨＩＧＨとなる誤状態を禁止するだめ
に使われる。なお以上の説明は図のＡ側の′半分につい
て説明したが９図示してないＡ′側の半分についても同
じようなことがいえる。
２．Ｇ３のフリップフロップが反転してゲー）Ｇ２出力
がＬＯＷとなり、それに従ってゲ−） Ｇ１の出力がＨ
ＩＧＨとなる。またＣからのＬＯＷレベル信号はゲート
Ｇ５．ライントライバＤ３を通してＡ Ｋ ＬＯＷレベ
ルとして出力する。このＬＯＷレベル出力はラインレシ
ーバＲ５から出力してＨＩＧＨとなるが、ゲートＧ１に
はゲートＧ２よりＬＯＷレベルが入力されているためＨ
ＩＧＨレベルを保つことになり、 ＬＯＷレベルの戻り
が禁止される。ゲートＧ４ばＣ入力がＨＩＧＨのときに
ゲートＧ３出力がＨＩＧＨとなる誤状態を禁止するだめ
に使われる。なお以上の説明は図のＡ側の′半分につい
て説明したが９図示してないＡ′側の半分についても同
じようなことがいえる。
以上の説明から分るように９本発明によれば簡単な論理
回路の構成によって容易に双方向信号の分離制御を行な
うことができる。
回路の構成によって容易に双方向信号の分離制御を行な
うことができる。
第１図はオープンコレクタにより駆動される従来の双方
向伝送ラインの構成例を示す図、第２図は本発明の信号
制御装置の基本的な構成を示すブロック図、第３図は本
発明の信号制御装置の一具体例を示す図である。 記号の説明：Ａ、Ａ’はライン上の点、ＢとＣはライン
、Ｄはライントライバ、 ＦＦはフリップフロップ、Ｇ
はゲート、Ｒはラインレシーバ。 Ｒａ、Ｒｈは抵抗網をそれぞれあられしている。
向伝送ラインの構成例を示す図、第２図は本発明の信号
制御装置の基本的な構成を示すブロック図、第３図は本
発明の信号制御装置の一具体例を示す図である。 記号の説明：Ａ、Ａ’はライン上の点、ＢとＣはライン
、Ｄはライントライバ、 ＦＦはフリップフロップ、Ｇ
はゲート、Ｒはラインレシーバ。 Ｒａ、Ｒｈは抵抗網をそれぞれあられしている。
Claims (1)
- １、オープンコレクタ出力をデータ出力とし、１本の信
号ラインを送受共用するデータ伝送端末の送受共用の信
号ラインから送受別々の信号ラインに変換する装置であ
って、受信信号によっテセットされ、送信信号によりリ
セットサレルフリップフロップと、このフリップ７０ツ
ブのセット出力により送信信号出力を禁止する手段とを
備えたことを特徴とする信号制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4814282A JPS58166842A (ja) | 1982-03-27 | 1982-03-27 | 信号制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4814282A JPS58166842A (ja) | 1982-03-27 | 1982-03-27 | 信号制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58166842A true JPS58166842A (ja) | 1983-10-03 |
Family
ID=12795094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4814282A Pending JPS58166842A (ja) | 1982-03-27 | 1982-03-27 | 信号制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4598410A (en) * | 1984-09-17 | 1986-07-01 | Ncr Corporation | Bidirectional repeater apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129845A (en) * | 1978-03-31 | 1979-10-08 | Hitachi Ltd | Buffer unit for bidirectional data line |
| JPS557067B2 (ja) * | 1974-10-22 | 1980-02-21 | ||
| JPS5592057A (en) * | 1978-12-29 | 1980-07-12 | Fujitsu Ltd | Circuit for extending two-way transmission path |
-
1982
- 1982-03-27 JP JP4814282A patent/JPS58166842A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS557067B2 (ja) * | 1974-10-22 | 1980-02-21 | ||
| JPS54129845A (en) * | 1978-03-31 | 1979-10-08 | Hitachi Ltd | Buffer unit for bidirectional data line |
| JPS5592057A (en) * | 1978-12-29 | 1980-07-12 | Fujitsu Ltd | Circuit for extending two-way transmission path |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4598410A (en) * | 1984-09-17 | 1986-07-01 | Ncr Corporation | Bidirectional repeater apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243623A (en) | Switchable multi-mode transceiver interface device | |
| JPS60169253A (ja) | マスタ−・スレ−ブ形シリ−ズ構造を有する通信網 | |
| US5892927A (en) | Bus delay compensation circuitry | |
| EP0199338B1 (en) | Repeater circuit | |
| US5182745A (en) | Data transmission method and arrangement | |
| JP3201666B2 (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| JPH07273807A (ja) | 通信路接続装置 | |
| JPS5859645A (ja) | デ−タ伝送送信機 | |
| JPS6189741A (ja) | 双方向デ−タ伝送回路 | |
| JP3068125B2 (ja) | バス型光伝送路用通信局 | |
| JP2739239B2 (ja) | 通信網のノード装置 | |
| JP3107486B2 (ja) | 双方向信号中継器 | |
| JPH0115103B2 (ja) | ||
| JPH04238434A (ja) | 伝送装置 | |
| JPS6360937B2 (ja) | ||
| JPH0317428B2 (ja) | ||
| JPH07288559A (ja) | 通信用信号変換器 | |
| US8023555B2 (en) | Repeater circuit | |
| JPS60185449A (ja) | 情報伝送装置 | |
| JPS60124146A (ja) | デ−タ伝送システム | |
| JPH04311125A (ja) | 伝送路故障検出回路 | |
| JPS5935538B2 (ja) | 伝送制御方式 | |
| JPH0479630A (ja) | ２重伝送装置 | |
| JPH02270444A (ja) | ２線全二重／半二重切替装置 | |
| JPS5829241A (ja) | デ−タ通信方式 |