JPH03175746A - 受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概　　要 本発明は、ダイレクト検波方式を実行する受信機におい
て、受信信号と基準信号とを乗算する乗算器にて発生す
る固有の直流電圧成分は前記乗算器への基準信号の遮断
時に得ることが可能であることに着眼し、時分割信号処
理によって基準信号と受信信号との乗算出力から前記基
準信号遮断時における直流電圧成分を減算演算するよう
に構成し、こうして得られる演算結果より検波出力を生
成する。したがって、確実に前記直流電圧成分を除去し
、検波出力に発生ずる歪みを抑えることができる。また
特に前記直流電圧成分の保持回路における放電経路を遮
断することによって、時分割のための切換動作の頻度に
かかわらず、前記直流電圧成分を安定に保持し、こうし
て精度の高い演算が実行できるとともに、さらに切換動
作時におけるノイズを可及的に回避することもできる。

産業上の利用分野 本発明は、ラジオ放送の受信機などで好適に実施される
受信機に関し、さらに詳しくは、ダイレクト検波方式に
よって受信信号の検波処理を行う受信機に関する。

従来の技術 第７図は、振幅変調放送のダイレクト検波を行う基本的
なラジオ受信機１の電気的構成を示すブロック図である
。この受信機１は、大略的に、アンテナ２と、高周波増
幅回路３と、直交変換回路４と、ローパスフィルタ（以
下、ＬＰＦと略称する＞９．１０と、乗算器１１．１２
と、加算器１３と、演算回路１４と、増幅器１７と、電
力増幅器１８と、スピーカ１９と、さらに同調制御回路
２０とを含んで構成される。

アンテナ２で受信された受信信号は、高周波増幅回路３
を介して直交変換回路４に与えられる。

直交変換回路４は、同調制御回路２０からの出力電圧に
対応した周波数で発振を行う電圧制御発振回路５と、こ
の電圧制御発振回路５からの基準信号と前記受信信号と
を乗算する乗算器７と、電圧制御発振回路５からの基準
信号の位相を９０度ずらして導出する移相器６と、移相
器６からの信号と前記受信信号とを乗算する乗算器８と
、さらに乗算器７．８の入力側に介在される結合コンデ
ンサ３１〜３４とを含んで構成される。

乗算器７からの出力は、ＬＰＦ９を介して乗算器１１に
与えられて、２乗に乗算されて加算器１３に与えられる
。乗算器８からの出力は、ＬＰＦｌｏを介して乗算器１
２で２乗に乗算されて、加算器１３に与えられる。加算
器１３の出力は演算回路１４に与えられる。

演算回路１４は、演算増幅器１５と乗算器１６とを含ん
で構成されており、加算器１３がらの出力は演算増幅器
１５の非反転入力端子に与えられており、この演算増幅
器１５の反転入力端子には該演算増幅器１５の出力が乗
算器１６によって２乗に乗算された後、負帰還される。

これによってこの演算回路１４からは入力信号の平方根
を表わす信号が導出され、増幅器１７がら電力増幅器１
８を介してスピーカ１９に与えられる。

同調制御回路２０は、従来から用いられている電子同調
式チューナのフェイズロックループ回路とほぼ同様にＩ
ＩＩｊ、され、電圧制御発振回路５の発振信号を分周す
るプログラマブルカウンタ２１と、このプログラマブル
カウンタ２１の分周比を制御する制御回路２２と、基準
となる周波数で振動を行う水晶発振子２３と、水晶発振
子２３の発振信号を分周する分周回路２４と、前記プロ
グラマブルカウンタ２１からの出力と分周回路２４がら
の４ 出力との位相を比較する位相比較器２５と、さらに位相
比較器２５の比較結果に対応する直流電圧レベルを電圧
制御発振回路５に与えるＬＰＦ２６とを含んで構成され
る。

上述のように構成された受信機１において、高周波増幅
回路３からの受信信号Ｓ１と、電圧制御発振回路５から
の基準信号Ｓ２とをそれぞれ、５１＝Ｅ＋８ｉｎ　（ω
ａｔ＋θ）　　　　　　　　−（１）Ｓ２＝Ｅｏｓ　ｉ
　ｎ　（ωｏｔ）　　　　　　　　　−（２）とする。

ここで、Ｅｌは変調波、ω１は搬送波角周波数、Ｅ、は
定数、ω０は電圧制御発振回路５によって発生される基
準信号の角周波数である。θは電圧制御発振回路５から
の基準信号と受信信号との間の位相差であり、両者間に
同期が取られていない状態では時々刻々と変化する。

前記第１式および第２式に基づいて、乗算器７の出力Ｓ
３を求めると、 Ｓ３　＝Ｅ、５ｉｎ（ω、ｔ＋θ）ＸＲｏｓｉｎ（ωａ
ｔ）・・・（３） となる。この乗算器７の出力Ｓ３は、ＬＰＦ９によって
変調波帯域、たとえば１０ｋＨｚ程度以下の帯域がｔ波
され、したがって前記第３式において前頂部分が阻止さ
れ、ＬＰＦ９の出力Ｓ４は、で表わされる。

一方、乗算器８へは移相器６によって電圧制御発振回路
５からの基準信号が９０度だけ位相がずれて与えられて
おり、したがって乗算器８の出力Ｓ５は、 ５５＝Ｅ、５ｉｎ（ω、１＋θ）ｘＥｏｃｏｓ（ωｏｔ
）・・・（５） で表わされ、ＬＰＦＩＯによって前頂部分が阻止されて
、したがってＬＰＦＩＯからの出力Ｓ６は、となる。

したがって演算回路■４からの出力Ｓ７は、加算器１３
によって求められるＬＰＦ９の出力Ｓ４が乗算器１１で
２乗されたものと、ＬＰＦＩＯの出力Ｓ６が乗算器１２
″！：２乗されたものとの和の平方根であり、すなわち
、 ５７＝４面百Ｔ訂 １　　　　　　　　　　　　　　　　　、、、（７）−
Ｅ＋Ｅ。

となる。したがってこの第７式から明らかなように、受
信信号と電圧制御発振回路５からの基準信号との位相の
ずれθが変化しても、演算回路１４からの出力Ｓ７は変
化することなく、−こうして受信信号に非同期でダイレ
クト検波することが可能であることが理解できる。

上述のようなダイレクト検波による受信機１では、アン
テナ２から電力増幅器１８における構成段のいずれかに
おいて、大きな増幅度が必要である。一方、乗算器１１
．１２、加算器１３および演算回路１４などによる信号
処理をデジタルによって行う場合、乗算器１１．ｊ２よ
りも前段側での増幅が必要となる。しかしながら高周波
増幅回路３の増幅度を高めることは混変調特性の観点か
ら好ましくなく、したがって典型的な従来技術の受信機
１ａでは、第８図で示されるように、ＬＰＦ９，１０の
後段側、すなわち乗算器１１．１２の前段側において、
それぞれ増幅回路２７．２８を設けて増幅動作が行われ
ている。

増幅回路２７．２８の増幅度は、受信信号レベルの変動
に対して出力信号レベルを一定に保つために、演算回路
■４からの出力Ｓ７に基づいて、ゲイン調整回路２９に
よって自動的に調整制御される。

発明が解決しようとする課題 上述のような従来技術の受信機１ａでは、増幅回路２７
．２８の増幅度が同一でないと、原理的に、復調された
出力波形に歪みを生じることとなる。すなわち、増幅回
路２７の増幅度をＧＡとし、増幅回路２８の増幅度をＧ
Ｂとするとき、前記第７式においてω、＝ω０とすると
、演算回路１４の出力Ｓ７ａは、 となり、ＧＡ＝Ｇ、のときには出力Ｓ７ａは、前記位相
のずれθに依存することなく、したがって位相歪みが生
じることはない。これに対してＧＡ≠ＧＢのときには位
相のずれθに依存して位相歪みが生じることが理解され
る。

したがって前述のように増幅回路２７．２８の増幅度Ｇ
Ａ、Ｇ、を同一にする必要がある。しかしながら前述の
ように増幅回路２７．２８の増幅度ＧＡ、　ＧＢは、演
算回路１４の出力Ｓ７に基づいて変化する必要があり、
またこの増幅度Ｇ　Ａ、　Ｇ　ａはたとえば８０ｄＢ程
度のかなり高い値とする必要があり、したがって構成が
複雑化してしまうとともに、実際に増幅度ＧＡ、ＧＩｌ
を等しくすることは困難である。

また、マルチプライヤ−などによって実現される乗算器
７，８の出力Ｓ３．Ｓ５に、該乗算器７゜８の経年変化
や、温度変化によって発生する直流電圧成分が含まれて
しまうことがある。したがって、乗算器７．８でそれぞ
れ発生する直流電圧をＶ　Ｄ　ｌ　＋　Ｖ　Ｄ　２とす
るとき、ＬＰＦ９．１０から（７）出力Ｓ４．Ｓ６は、
前記第４式および第６式から、となり、したがって演算
回路１４からの出力Ｓ７は、前記第７式から、 ＋Ｅ＋Ｅｏ（Ｖｂ＋　・ｃｏｓ（ω、を一ω。１十〇）
＋Ｖ、２・５ｉｎ（ω１ｔ−ω。ｔ＋θ））　　　　　
　・・・（１１）となる。ここでＶ　Ｄ＋＝　Ｏ、Ｖ　
ｏ２−０であれば前記第７式で示される理想的な出力を
得ることができる。これに対して、ＶＤ＋≠０またはＶ
ｏ２≠０ときには位相差θの変化に対して、すなわち非
同期状態において前記出力Ｓ７に歪みが発生してしまう
。

このような直流電圧は、第９図で示されるような、演算
増幅器３５と、抵抗３６．３７と、可変抵抗３８とによ
って構成されるキャンセル回路３つで除去することも可
能であるが、このような構成では調整が必要であるとと
もに、不安定である。

また第１０図で示されるように、ＬＰＦ９，１０と、増
幅回路２７．２８との間に、結合コンデンサ４０を介在
する方法も考えられるが、直流信号まで再生する必要の
あるダイレクト検波方式では使用することができない。

本発明の目的は、位相歪みなどを生じることなく、高い
増幅度を得ることができる受信機を提供することである
。

課題を解決するための手段 本発明は、第１基準信号と、前記第１基準信号とは位相
の異なる第２基準信号と、さらに無出力とを順次的に切
換えて導出する基準信号発生手段と、 受信信号と、前記基準信号発生手段からの出力とを乗算
する乗算器と、 １ 前記第１基準信号または第２基準信号と受信信号との乗
算出力の低域成分を濾波して濾波出力を得るとともに、
基準信号発生手段が無出力状態での乗算器の出力を保持
して出力し、前記濾波出力と保持出力とを前記基準信号
発生手段の切換動作に応答して順次的に切換えて導出す
る信号処理手段と、 前記信号処理手段からの出力が一方の入力に入力され、
他方の入力と加算する加算器と、前記信号処理手段から
の出力が前記保持出力のときにのみ、加算器からの出力
を比較的大きな増幅度で反転増幅して保持し、前記加算
器の他方の入力へ入力する第１増幅手段と、 前記加算器からの出力を増幅する第２増幅手段と、 前記基準信号発生手段および信号処理手段に対応して設
けられる複数の記憶領域を有し、前記第２増幅手段から
の出力を前記基準信号発生手段の切換動作に応じて各記
憶領域に順次的に記憶してゆく記憶手段と、 １２− 前記記憶手段の各記憶領域の記憶内容を演算して検波出
力を発生する演算手段とを含むことを特徴とする受信機
である。

作　　用 本発明に従えば、基準信号発生手段からは、第１基準信
号と前記第１基準信号とは位相の異なる第２基準信号と
、さらに無出力とが順次的に切換えて導出される。受信
信号は、乗算器において、前記基準信号発生手段からの
出力と乗算されて直交変換される。

乗算器からの出力は、信号処理手段、加算器、さらに第
２増幅手段を順に介して記憶手段へ与えられる。信号処
理手段は、前記第１基準信号または第２基準信号と受信
信号との乗算出力の低域成分を濾波して導出するととも
に、基準信号発生手段が無出力状態での乗算器の出力を
保持して導出する。前記加算器からの出力はまた第１増
幅手段を介して前記加算器の他方の入力へ与えられる。

前記第１増幅手段は、前記信号処理手段からの出力が保
持出力である際にのみ機能し、加算器からの出力を比較
的大きな増幅度で反転増幅して保持し、前記加算器へ与
える。したがって、第１増幅手段からの出力は、常に前
記保持出力を打消すレベルで保持され、加算器にてｒ波
出力および保持出力から前記保持出力のレベルが減算さ
れ、第２増幅手段を介して増幅される。したがって、前
記切換動作の頻度に影響することなく、確実に保持出力
、すなわち乗算器に固有の直流電圧出力を補正すること
ができる。

記憶手段は、前記第２増幅手段を介して導出される信号
毎に対応する複数の記憶領域を有しており、前記出力に
対応して予め定められる記憶領域に前記基準信号発生手
段の切換動作に応じて順次的に記憶して行く。各記憶領
域内の記憶内容はその後に読出され、演算手段によって
演算されて検波出力が発生される。

すなわち、基準信号発生手段から第１基準信号または第
２基準信号が導出されているときには、乗算器からは受
信信号と前記第１基準信号または第２基準信号との直交
変換出力が導出され、前記直流電圧出力の補正・増幅後
、記憶手段の対応する記憶領域に記憶される。また基準
信号発生手段が無出力状態であるときには、乗算器から
は前記直流電圧出力である保持出力が導出され、前記補
正　増幅後、対応する記憶領域に記憶される。こうして
、前記直流電圧出力が補正されるので、演算手段での演
算後、位相歪みのない検波出力を得ることができる。

また、受信信号および第１基準信号の乗算出力と、受信
信号および第２基準信号の乗算出力とは、共通の第２増
幅手段において同一の増幅度で増幅され、演算手段にお
いて、各記憶領域の記憶内容を読出し演算した結果、前
記第２増幅手段でのオフセットのずれが調整される。こ
れによってもまた、検波出力への位相歪みの発生を抑え
ることができる。

実施例 第１図は、本発明の一実飽例の受信機４１の電気的構成
を示すブロック図である。受信機４１は、アンテナ４２
で受信された受信信号を、搬送波に５ 非同期でダイレクト検波を行うことができる。前記受信
機４１は、大略的に、アンテナ４２と高周波増幅回路４
３と、乗算器４４と、基準信号発生回路４５と、同調制
御回路４６と、信号処理回路４７と、増幅回路４８と、
記憶回路４つと、演算手段である復調処理回路５０と、
さらにスピーカ５１とを含んで構成される。

アンテナ４２で受信された受信信号は、高周波増幅回路
４３から結合コンデンサ５３を介して乗算器４４の一方
の入力に与えられる。前記乗算器４４の他方の入力には
、基準信号発生回路４５がらの出力が、結合コンデンサ
５５を介して与えられる。基準信号発生回路４５は、同
調制御回路４６からの出力電圧に対応した周波数で発振
を行い、前記発振信号を第１基準信号として切換スイッ
チＳＷ１の個別接点ａ１に導出する電圧制御発振回路６
１と、前記第１基準信号の位相を９０度ずらして、第２
基準信号として前記切換スイッチＳＷ１の個別接点ｃ１
へ導出する位相器６２とを含んで構成される。前記切換
スイッチＳＷＩのもう１１６ つの個別接点ｂｌは接地されており、また共通接点ｄ１
は前記結合コンデンサ５５へ接続される。

したがって、切換スイッチＳＷ１の切換動作に対応して
、第１基準信号または第２基準信号、もしくは無出力を
示す接地レベルの信号が乗算器４４へ入力される。

電圧制御発振回路６１に関連して設けられる同調制御回
路４６は、電圧制御発振回路６１の発振信号を分周する
プログラマブルカウンタ６３と、前記プログラマブルカ
ウンタ６３の分周比を制御する制御回路６４と、基準と
なる周波数で振動を行う水晶発振子６５と、水晶発振子
６５の発振信号を分周する分周回路６６と、前記プログ
ラマブルカウンタ６３からの出力と分周回路６６がらの
出力との位相を比較する位相比較器６７と、さらに位相
比較器６７の比較結果を前述のように直流電圧レベルと
して電圧制御発振回路６１へ与えるＬＰＦ６８とを含ん
で構成される。

乗算器４４からの乗算出力は、信号処理回路４７へ入力
され、切換スイッチＳＷ２の共通接点ｄ２へ与えられる
。前記信号処理回路４７には、基準信号発生回路４５か
ら導出される第１基準信号または第２基準信号に対応す
る２つのＬＰＦ７１７２と、接地レベルの信号に対応し
て設けられる電圧保持回路７３と、さらに前記ＬＰＰ７
１．７２および電圧保持回路７３への入出力を選択的に
行う切換スイッチＳＷ２．ＳＷ３とがら構成される。

ＬＰＦ７１の入力側は前記切換スイッチＳＷ２の個別接
点ａ２に接続されており、出力側は切換スイッチＳＷ３
の個別接点ａ３に接続される。同様にＬＰＦ７２の入力
、側は切換スイッチＳＷ２の個別接点ｃ２に接続され、
出力側は切換スイッチＳＷ３の個別接点ｃ３へ接続され
、電圧保持回路７３の入力側は切換スイッチＳＷ２の個
別接点ｂ２に接続され、出力側は切換スイッチＳＷ３の
個別接点ｂ３に接続される。

ＬＰＦ７１．７２は、前記第３式〜第６式で示されるよ
うに、たとえば１０　ｋ　Ｈｚ程度以下の信号を濾波す
る。電圧保持回路７３は、たとえば抵抗７４とコンデン
サ７５とから構成される積分回路などによって実現され
、切換スイッチＳＷ２の個別接点ｂ２への入力電圧を保
持して、切換スイッチＳＷ３の個別接点ｂ３へ導出する
。信号処理回路４７からの出力は、前記切換スイッチＳ
Ｗ３の共通接点ｄ３から導出され、増幅回路４８へ与え
られる。

増幅回路４８は、加算器１２０と第１増幅回路１２１と
、第２増幅回路１２２とによって構成される。前記加算
器１２０は、たとえば差動増幅器５６と周辺に接続され
る複数の抵抗５８〜６０によって構成される。前記信号
処理回路４７からの出力は、前記切換スイッチＳＷ３の
共通接点ｄ３から導出され、抵抗５７を介して前記差動
増幅器５６の正入力端子へ入力される。また前記正入力
端子には、抵抗６０を介して後述する第１増幅回路１２
１の出力が与えられる。前記差動増幅器５６の負入力端
子からは、接地電位へ向けて抵抗５つが接続されるとと
もに、前記差動増幅器５６の出力端子との間にフィード
バック用の抵抗５８が９ 介在される。前記加算器１２０の出力は、第１増幅回路
１２１および第２増幅回路１２２へ与えられる。

第１増幅回路１２１は、予め定められるタイミングで開
閉制御される切換スイッチＳＷ５と、反転増幅器９６と
、周辺に接続される抵抗９７とコンデンサ９８とを含ん
で構成される。前記切換スイッチＳＷ５の一方の個別接
点ｂ５には、前記加算器１２０の出力が与えられ、前記
切換スイッチＳＷ５の他方の個別接点ｄ５がらは抵抗９
７を介して反転増幅器９６の負入力端子へ接続される。

前記負入力端子からは、反転増幅器９６の出力端子との
間にフィードバック用のコンデンサ９８を介在させ、前
記反転増幅器９６の正入力端子は接地電位と接続される
。こうして反転増幅器９６は、保持回路として機能する
積分回路を構成し、前記抵抗９７とコンデンサ９８とに
よって定められる増幅度は充分大きく選ばれる。前記反
転増幅器９６の出力が抵抗６０を介して、差動増幅器５
６の正入力端子へ与えられる。前記切換スイッチｓｗ０ ５は、前記切換スイッチＳＷＩ〜ＳＷ３が個別接点ｂ１
〜ｂ３へ導通される無出力状態においてのみ導通するよ
うに制御される。

また前記第２増幅回路１２２は、正相増幅回路７６およ
び周辺に接続される抵抗７７．８６と、ホトカプラ７８
とを含んで構成する。前記正相増幅器７６の正入力端子
には前記加算器１２０の出力が与えられ、負入力端子は
抵抗７７を介して接地電位に接続される。また正相増幅
器７６の出力端子と負入力端子との間にはホトカプラ７
８を構成するカドニウムセル（略称Ｃｄ５）７９を介在
させ、前記正相増幅器７６の出力が負帰還される。

前記カドニウムセルフ９とともにホトカプラ７８を構成
する発光ダイオード８７は、抵抗８６を介して後述する
ゲイン調整回路８５が接続されており、前記ホトカプラ
７８によって正相増幅器７６の増幅度が微調整される。

前記第２増幅回路１２２の出力が増幅回路４８の出力と
してアナログ／デジタル変換器８１へ与えられ、デジタ
ル変換された後、記憶回路４つに入力され、切換スイッ
チＳＷ４の共通接点ｄ４へ与えられる。前記記憶回路４
９は、スイッチＳＷ４と、前記基準信号発生回路４５お
よび信号処理回路４７に対応して設けられる３つのメモ
リＭ１〜Ｍ３とを含んで構成される。

メモリＭｌの入力側は切換スイッチＳＷ４の個別接点ａ
４に接続され、出力側は減算器８２の一方の入力に接続
される。同様に、メモリＭ３の入力側は切換スイッチＳ
Ｗ４の個別接点ｃ４に接続され、出力側は減算器８３の
一方の入力に接続される。また、メモリＭ２の入力側は
切換スイッチＳＷ４の個別接点ｂ４に接続され、出力側
は前記減算器８２．８３の他方の入力に共通に接続され
る。

減算器８２からはメモリＭ１の記憶内容からメモリＭ２
の記憶内容が減算された出力が導出され、また減算器８
３からはメモリＭ３の記憶内容からメモリＭ２の記憶内
容が減算された出力が導出され、これらの出力は復調処
理回路５０に入力される。復調処理回路５０は、たとえ
ばデジタル信号３ 処理装置によって実現され、振幅変調検波部８８と、周
波数変調検波部８９と、さらに切換制御回路９０とを含
んで構成される。

振幅変調検波部８８は、乗算器９１．９２で減算器８２
．８３からの出力をそれぞれ２乗に乗算し、その乗算結
果を加算器９３で加算した後、演算器９４で平方根の演
算を行い、こうして前記第７式に基づいて受信信号をダ
イレクト検波して復調することができる。この復調出力
は、デジタル／アナログ変換器９５でアナログ音響信号
に変換されて導出される。

前記減算器８２からの出力はまた、乗算器１０１に直接
与えられるとともに、遅延回路１０２において予め定め
る時間Δｔだけ遅延されて、該乗算器１０１に与えられ
る。同様に、前記減算器８３からの出力は、直接、乗算
器１０３に与えられるとともに、遅延回路１０４を介し
て該乗算器１０３に与えられる。これら乗算器１０１，
１０３からの出力は、加算器１０５で加算されて、除算
器１０６に与えられる。

前記減算器８２からの出力はまた、直接、乗算器１０７
に与えられており、この乗算器１０７には、前記減算器
８３からの出力が遅延回路１０４によって遅延されて与
えられる。また、遅延回路１０２を介する減算器８２か
らの出力は乗算器１０８に与えられており、この乗算器
１０８にはまた減算器８３からの出力が直接与えられる
。乗算器１０８からの出力は、減算器１０９において前
記乗算器１０７からの出力が減算されて、除算器１０６
に与えられる。

除算器１０６は、加算器１０５からの出力と、減算器１
０９からの出力との除算を行い、その除算結果は位相検
出回路１１０に与えられる。この位相検出回路１１０は
、前記時間Δを当たりの加算器１０５の出力と減算器１
０９の出力との位相のずれを演算し、その演算結果、す
なわち位相変化分を表す出力Δθはバンドパスフィルタ
（略称、ＢＰＦ）１１１に与えられ、このようにして検
波された信号は、デジタル／アナログ変換器１１２でア
ナログ音響信号に変換されて導出される。

上述の周波数変調検波部８９において、位相変化分を表
す出力Δθは以下のようにして求められる。アンテナ４
２から入力された周波数変調信号は、乗算器４４におい
て、その搬送波に近傍で、かつ非同期な信号を発生する
基準信号発生回路４５からの第１基準信号または第２基
準信号によって直交変換され、ＬＰＦ７１．７２によっ
て不要帯域が除去され、後述するようにして乗算器４４
で発生する直流電圧成分が除去された後、該周波数変調
検波部８９に与えられている。

該周波数変調検波部８９は、その入力信号をベクトル的
に演算を行い、単位時間Δを当りの位相変化分を表す出
力Δθが以下のようにして算出される。すなわち、ある
時刻における入力信号の値をＡ＝Ｒ，＋ｊ　Ｘ、とし、
その入力信号の単位時間Δを秒後の値をＢ＝Ｒ２＋ｊＸ
２とするとき、となり、 Δ９−ｊａｎ−’　　Ｒ２Ｘ１＋Ｘ２ＲＲ２Ｒ＋　＋　
Ｘ　２　Ｘ　　　　　　　　・・・（１３）こうして位
相変化分を表す出力Δθを求めることができる。

デジタル／アナログ変換器９５，１１２がらのアナログ
音響信号は、ＡＭ／ＦＭ切換回路１３０により選択的に
電力増幅回路１１３を介して、スピーカ５１に与えられ
て音響化される。デジタル／アナログ変換器９５がらの
出力はまた、ゲイン調整回路８５に与えられており、こ
のゲイン調整回路８５は、デジタル、／アナログ変換器
９５がらの出力音響信号レベルに対応した出力を、抵抗
８６を介して、前記ホトカプラ７８の発光ダイオード８
７に与える。これによって前記増幅回路４８の増幅度は
調整制御される。さらにまたこのゲイン調整回路８５に
よって、高周波増幅回路４３の増幅度も調整制御される
。

切換制御回路９０は、第２図に示されるクロック信号を
出力して、前記切換スイッチＳＷＩ〜ＳＷ５を連動して
制御する。すなわち第２図（１〉で示されるように、切
換スイッチＳＷＩが個別接点ａ１に導通しているときに
は、切換スイッチＳＷ２〜ＳＷ４も同様に個別接点ａ２
〜ａ４に導通している。なお切換スイッチＳＷ５は、遮
断されている。前記個別接点ａ１〜ａ４に導通した状態
が、時刻ｔ１〜ｔ２間の予め定める期間Ｔ１だけ継続さ
れると、続いて第２図（２）で示されるように、前記時
刻ｔ２から時刻ｔ３までの期間Ｔ１だけ切換スイッチＳ
Ｗｌ〜ＳＷ４においては個別接点ｂｌ〜ｂ４が導通され
る。また前記個別接点ｂ１〜ｂ４が導通される同一期間
Ｔ１において、切換スイッチＳＷ５も導通される。さら
にその後、第２図（３）で示されるように、時刻ｔ３か
ら時刻ｔ４までの期間Ｔ１だけ個別接点ｃ１〜ｃ４に導
通された後、再び時刻ｔ４から個別接点ａ１〜ａ４に導
通される。なお、前記時刻ｔ３からは切換スイッチＳＷ
５は再び遮断される。

上述のように構成された受信機４１において、切換スイ
ッチＳＷＩ〜ＳＷ４が個別接点ｂ１〜ｂ７ ４に導通されると、乗算器４４には基準信号発生回路４
５からの接地レベルの信号が入力される。

これによって、乗算器４４からは前記乗算器４４によっ
て発生する直流電圧成分の出力が信号処理回路４７内の
電圧保持回路７３に与えられ、増幅回路４８の加算器１
２０を構成する差動増幅器５６の正入力端子へ与えられ
る。前記切換スイッチＳＷ１〜ＳＷ４において個別接点
ｂ１〜ｂ４が導通している際には、前述のように切換ス
イッチＳＷ５もまた導通される。したがって、前記差動
増幅器５６の正入力端子には、前記差動増幅器５６の出
力が第１増幅回路１２１を介して与えられ、加算演算が
実行される。

第３図には、第１図に示される増幅回路４８内の加算器
１２０と、第１増幅回路１２１との構成が等測的に示さ
れている。第３図を参照して、入力電圧Ｅｉに対する加
算器５６ａの出力電圧Ｅ。

を演算すると、第１増幅回路１２１の増幅度Ａより、 Ｅｏ＝Ｅ　ｉ　−ＥｏＡ ８ Ｅｏ　（１＋Ａ）＝Ｅｉ Ｅｏ＝Ｅｉ １＋Ａ　　　　　　　　　　　　　　　　　　　　　・
・・（１４）の関係を満足する。ここで増幅度Ａを無限
大に考慮することによって、出力電圧Ｅｏ＝０が実現さ
れる。したがって、前記増幅度Ａを充分大きな値に設定
することによって、第１増幅回路１２１では信号処理回
路４７の電圧保持回路７３がら与えられる直流電圧成分
の反転レベルで保持されることになる。こうして、前記
乗算器４４によって発生する直流電圧成分の出力は、前
記第１増幅回路１２１にて保持される保持出力によって
加算器１２０において除去され、第２増幅回路１２２、
アナログ／デジタル変換器８１を介して、メモリＭ２へ
記憶される。前記メモリＭ２へ記憶される信号は、増幅
回路４８の各増幅器５６，７６．９６のオフセットのず
れを示す電圧レベルである。

一方、切換スイッチＳＷＩ〜ＳＷ４が個別接点ａ１〜ａ
４に導通されると、乗算器４４には基準信号発生回路４
５の電圧制御発振回路６１がら、第１基準信号が入力さ
れる。これによって、前記乗算器４４からは、第１基準
信号と受信信号との乗算結果が前記直流電圧成分を含ん
で出力され、ＬＰＦ７１へ与えられる。ＬＰＦ７１の出
力は、加算器１２０へ入力される。前記個別接点ａ１〜
ａ４が導通している際には、切換スイッチＳＷ５は遮断
されており、第１増幅回路１２１によって保持されてい
る前記直流電圧成分の反転レベルはほとんど変動しない
。したがって、加算器１２０では、前記ＬＰＦ７１の出
力と、前記第１増幅回路１２１からの直流電圧成分の反
転レベルの加算が実行され、第２増幅回路１２２および
アナログ／デジタル変換器８１を経た後、メモリＭ１に
記憶される。こうしてメモリＭｌには、ＬＰＦ７１から
の出力と電圧保持回路７３の出力との差に対応した、す
なわち前記直流電圧成分が除去された前記乗算器４４で
の乗算結果の出力が増幅回路４８にて増幅されて記憶さ
れる。

同様に、切換スイッチＳＷＩ〜ＳＷ４が個別接点Ｃ１〜
Ｃ４に導通されると、乗算器４４には基準信号発生回路
４５の位相器６２から前記第■基準信号とは９０度位相
のずれた第２基準信号が入力される。これによって前記
乗算器４４からは第２基準信号と基準信号との乗算結果
が前記直流電圧成分を含んで出力され、ＬＰＦ７２に与
えられる。ＬＰＦ７２からの出力は、前述と同様に加算
器１２０へ与えられ、第１増幅回路１２１にて保持され
ていた直流電圧成分の反転レベルと加算が実行される。

前記加算結果は、第２増幅回路１２２およびアナログ／
デジタル変換器８１を介してメモリＭ３に記憶される。

こうして、メモリＭ３には、ＬＰＦ７２の出力と電圧保
持回路７３の出力との差に対応した、すなわち前記直流
電圧成分が除去された前記乗算器４４での乗算結果の出
力が増幅回路４８にて増幅されて信号が記憶される。

したがって、減算器８２でメモリＭｌの記憶内容からメ
モリＭ２の記憶内容を減算することによって、増幅回路
４８でのオフセットのずれが調整された第１基準信号と
受信信号との乗算出力のみを抽出することができ、また
減算器８３でメモリ１ Ｍ３の記憶内容からメモリＭ２の記憶内容を減算するこ
とによって、同様に増幅回路４８でのオフセットのずれ
が調整された第２基準信号と受信信号との乗算出力のみ
を抽出することができる。

このように本実施例に従う受信機４１では、第１基準信
号および受信信号の乗算出力と、第２基準信号および受
信信号の乗算出力とを共通の第２増幅回路へ増幅するよ
うに構成しているので、従来のように増幅度の差による
復調信号への位相歪みの発生を抑え、高い増幅度を得る
ことができる。

また、乗算器４４で発生する直流電圧成分は、加算器１
２０と第１増幅回路１２１との構成によって除去するこ
とができ、これによって前記直流電圧成分に起因する位
相歪みの発生をも防止することができる。

第４図は、従来技術の課題を解決するために考えられる
基本的な受信＠４１ａの電気的構成を示すブロック図で
ある。受信機４１ａの構成は、前述の実施例に示される
受信機４１の構成に類似しており、対応する部分には同
一の参照符を付して２ 示す。受信機４１と受信機４１ａとにおいては、増幅回
路の構成が異なる。すなわち受信機４１ａにおいて、増
幅器”ｄ＠　４８　ａは、前記受信１１１４１の第２増
幅回路１２２のみによって構成され、加算器１２０およ
び第１増幅回路１２１の構成は存在しない。また、正相
増幅器７６ａの負入力端子から接続される抵抗７７ａの
他方端は接地電位とではなく、信号処理回路４７の電圧
保持回路７３の出力端子である個別接点ｂ３と接続さ′
れ、正入力端子へ信号処理回路４７からの出力が与えら
れる。

前記構成によって、第１基準信号および受信信号の乗算
出力と第２基準信号および受信信号の乗算出力とを共通
の増幅回路４８ａで増幅することができるので、従来の
ような増幅度の差による復調信号への位相歪みの発生は
抑えることができ、高い増幅度を得ることができる。

第５図には、前記増幅回路４８ａの構成が等測的に示さ
れている。第４図と対応して想定すると、増幅回路４８
ａの正入力端子へ入力される入力電圧Ｅｉは信号処理回
路４７の切換スイッチＳＷ３から与えられる信号であり
、負入力端子に入力される直流電圧ＥＤＣは信号処理回
路４７の電圧保持回路７３において保持される乗算器４
４にて発生する直流電圧成分を示す。ホトカプラ７８ａ
などによって、増幅回路４８ａの増幅度Ｂが調整される
ことを考慮すると、増幅回路４８ａの出力電圧Ｅｏは、 Ｅｏ＝　（Ｅ　ｉ　−ＥＤＣ）　Ｂ　　　　　　　　　
　−（１５）関係を満足し、信号処理回路４７の切換ス
イッチＳＷ３から出力される各信号から常に前記電圧保
持回路７３によって保持されていた直流電圧成分が除去
されて増幅されることになる。したがって、前記直流電
圧成分に起因する位相歪みの発生をも防止することがで
きる。

ところで、前述のように受信機４１．４１ａの構成にお
いては、乗算器４４へ人力される基準信号発生回路４５
からの信号は時分割されており、前記時分割に伴う切換
動作時に不要成分が発生する。第６図は前記不要成分の
一例を示す図であり、前記第１基準信号、第２基準信号
および無出力を切換えている時点ｎ１〜ｎ６においてノ
イズが発生している。

前記ノイズの発生は、切換動作の頻度が高いほど、すな
わち切換周期が短いほど全体で見ると大きくなる。した
がって、切換動作のために第２図に示されるように出力
されるクロック信号の周期が長いほど切換周期が長く、
前記ノイズの影響を受けにくいことになる。また、前記
乗算器などで発生するオフセットなどの直流電圧成分は
短時間で検討した場合に時々刻々と変動するものではな
い。すなわち、切換スイッチＳＷ２を頻繁に個別接点ｂ
２へ導通させ、電圧保持回路７３へ前記直流電圧成分を
保持させる必要はないと考えられる。

ところで、前記第４図に示される増幅回路４８ａの構成
では、電圧保持回路７３は常時抵抗７７ａによって増幅
回路４８ａに接続されている。したがって前記切換動作
のうちの個別接点ｂ１〜ｂ４への切換頻度を低減する、
すなわち電圧保持回路７３への前記直流成分の保持動作
の頻度を低減すると、コンデンサ７５に蓄積された電荷
は抵抗５ ７７ａ　　７９ａなどを介して放電していまい、電圧保
持回路７２で前記直流電圧成分を正確に保持することが
できない。すなわち、位相歪みの発生を防止するための
直流電圧成分の補正が安定に実行できなくなる。

前記問題点を考慮した場合であっても、第１図に示され
る受信機４■の構成によれば、前記乗算器４４において
発生した直流電圧成分は電圧保持回路７３において保持
されるとともに、その反転レベルが第１増幅回路１２１
において保持されており、前記電圧を保持するコンデン
サ７５．９８の放電経路が常時形成されることがない。

したがって少ない頻度においても、前記直流電圧成分を
確実に保持することができ、その結果前記切換スイッチ
ＳＷ１〜ＳＷ４における個別接点ｂ１〜ｂ４への切換頻
度を低減することができ、こうして第６図に示されるノ
イズなどの発生を可及的に低減することもできる。また
、前記切換頻度の低減にかかわらず、正確な前記直流電
圧成分の補正を実行できる。

６− 発明の効果 本発明によれば、受信信号を第１基準信号または第２基
準信号で直交変換した出力から第１増幅回路にて保持し
た基準信号発生手段が無出力状態での乗算器の出力を減
算するように構成しているので、乗算器で発生する固有
の直流電圧出力を除去した直交変換出力を得ることがで
きる。したがって、前記直交変換出力に基づいて、検波
出力を演算することによって位相歪みのない検波出力を
得ることができる。

また、基準信号発生手段などでの切換動作の頻度にかか
わらず、直流電圧出力を確実に保持することができ、前
記切換動作に伴い、発生するノイズなどの不要成分の低
減のために前記頻度を減少しても、安定な前記直流電圧
出力の除去が実行できる。

さらに、受信信号および第１基準信号の乗算出力と受信
信号および第２基準信号の乗算出力とは共通の増幅手段
において同一の増幅度で増幅される。これによって、増
幅度を高く設定した場合であっても、検波出力への位相
歪みの発生を抑えることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の受信機４１の電気的構成を
示すブロック図、第２図は切換スイッチＳＷＩ〜ＳＷ５
の切換動作を説明するためのタイミングチャート、第３
図は加算器１２０および第１増幅回路１２１の構成を等
価的に示すブロック図、第４図は従来技術の課題を解決
するために考えられる基本的な受信機４１ａの電気的構
成を示すブロック図、第５図は増幅回路４８ａの構成を
等価的に示すブロック図、第６図は切換スイッチＳＷＩ
〜ＳＷ４の切換動作に応答して発生するノイズｎ１〜ｎ
６の一例を示す図、第７図は振幅変調信号をダイレフ１
−検波するための基本的な受信機１の電気的構成を示す
ブロック図、第８図は従来技術の受信機１ａの電気的構
成を示すブロック図、第９図および第１０図は乗算器７
，８で発生する直流電圧成分を除去するための構成を示
すブロック図である。 ４■・・・受信機、４２・・・アンテナ、４３・・・高
周波増幅回路、４４・・・乗算器、４５・・・基準信号
発生回路、４６・・・同調制御回路、４７・・・信号処
理回路、４８・・増幅回路、４９・・・記憶回路、５０
・・・復調処理回路、５１・・・スピーカ、６８，７１
．７２・・・ＬＰＦ、７３・・・電圧保持回路、８１・
・・アナログ／デジタル変換器、８２．８３・・・乗算
器、９０．・切換制御回路、９５，１１２・・・デジタ
ル／アナログ変換器、１２０・・・加算器、１２１・・
・電気増幅回路、１２２・・・第２増幅回路、Ｍ１〜Ｍ
３・・・メモリ、ＳＷ１〜ＳＷ５・切換スイッチ

Claims (1)

1. 【特許請求の範囲】 第１基準信号と、前記第１基準信号とは位相の異なる第
   ２基準信号と、さらに無出力とを順次的に切換えて導出
   する基準信号発生手段と、 受信信号と、前記基準信号発生手段からの出力とを乗算
   する乗算器と、 前記第１基準信号または第２基準信号と受信信号との乗
   算出力の低域成分を濾波して濾波出力を得るとともに、
   基準信号発生手段が無出力状態での乗算器の出力を保持
   して出力し、前記濾波出力と保持出力とを前記基準信号
   発生手段の切換動作に応答して順次的に切換えて導出す
   る信号処理手段と、 前記信号処理手段からの出力が一方の入力に入力され、
   他方の入力と加算する加算器と、 前記信号処理手段からの出力が前記保持出力のときにの
   み、加算器からの出力を比較的大きな増幅度で反転増幅
   して保持し、前記加算器の他方の入力へ入力する第１増
   幅手段と、 前記加算器からの出力を増幅する第２増幅手段と、 前記基準信号発生手段および信号処理手段に対応して設
   けられる複数の記憶領域を有し、前記第２増幅手段から
   の出力を前記基準信号発生手段の切換動作に応じて各記
   憶領域に順次的に記憶してゆく記憶手段と、 前記記憶手段の各記憶領域の記憶内容を演算して検波出
   力を発生する演算手段とを含むことを特徴とする受信機
   。