JPH03175875A - 符号データ変換装置 - Google Patents
符号データ変換装置Info
- Publication number
- JPH03175875A JPH03175875A JP1315687A JP31568789A JPH03175875A JP H03175875 A JPH03175875 A JP H03175875A JP 1315687 A JP1315687 A JP 1315687A JP 31568789 A JP31568789 A JP 31568789A JP H03175875 A JPH03175875 A JP H03175875A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- main bus
- bus
- binary image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ファクシミリやデジタル複写機で用いられる符号データ
変換装置に関し、 メインバスの占有時間を削減してシステムのスルーブツ
トを向上させ得る符号変換回路を提供するすることを目
的とし、 ＣＰＵと、入出力装置と、バッファメモリと、圧縮伸張
プロセッサと、前記ＣＰＵと入出力装置とバッファメモ
リとを接続するメインバスとを備え、前記バッファメモ
リに格納された第一の符号データと二値画像データから
なる参照データとをＣＰＵの制御に基づいて前記メイン
バスを介して圧縮伸張プロセッサに読出して該第一の符
号データを二値画像データに変換してバッファメモリに
格納し、次いで該二値画像データと該参照データとを前
記メインバスを介して圧縮伸張プロセッサに読み出して
第二の符号データに変換し、その第二の符号データを前
記入出力装置から出力する符号データ変換装置であって
、前記メインバスに対しバスインターフェース回路及び
ローカルバスを介して前記圧縮伸張プロセッサと、第一
の符号データを復号化した二値画像データを一時格納す
るローカルバッファメモリとを接続して構成する。
変換装置に関し、 メインバスの占有時間を削減してシステムのスルーブツ
トを向上させ得る符号変換回路を提供するすることを目
的とし、 ＣＰＵと、入出力装置と、バッファメモリと、圧縮伸張
プロセッサと、前記ＣＰＵと入出力装置とバッファメモ
リとを接続するメインバスとを備え、前記バッファメモ
リに格納された第一の符号データと二値画像データから
なる参照データとをＣＰＵの制御に基づいて前記メイン
バスを介して圧縮伸張プロセッサに読出して該第一の符
号データを二値画像データに変換してバッファメモリに
格納し、次いで該二値画像データと該参照データとを前
記メインバスを介して圧縮伸張プロセッサに読み出して
第二の符号データに変換し、その第二の符号データを前
記入出力装置から出力する符号データ変換装置であって
、前記メインバスに対しバスインターフェース回路及び
ローカルバスを介して前記圧縮伸張プロセッサと、第一
の符号データを復号化した二値画像データを一時格納す
るローカルバッファメモリとを接続して構成する。
この発明はファクシミリやデジタル複写機で用いられる
符号データ変換装置に関するものである。
符号データ変換装置に関するものである。
ファクシミリやデジタル複写機等では画像データがＭＲ
符号化方式あるいはＭＭＲ符号化方式等の二次元符号化
方式で圧縮して転送され、転送されたデータは同方式で
伸張されて画像データが復元される。そして、このよう
な機器では圧縮度の大きい符号化方式で画像データを符
号データに圧縮してメモリに記憶し、そのデータを転送
する場合にはその符号データを符号データ変換装置で別
の符号データに変換して転送するものがある。
符号化方式あるいはＭＭＲ符号化方式等の二次元符号化
方式で圧縮して転送され、転送されたデータは同方式で
伸張されて画像データが復元される。そして、このよう
な機器では圧縮度の大きい符号化方式で画像データを符
号データに圧縮してメモリに記憶し、そのデータを転送
する場合にはその符号データを符号データ変換装置で別
の符号データに変換して転送するものがある。
従来の符号データ変換装置を第４図に従って説明すると
、入出力装置１にはメインバス２を介してＣＰＵ３が接
続され、そのＣＰＵ３には同じくメインバス２を介して
ＣＥＰ （圧縮伸張プロセッサ）４と、通信用バッファ
メモリ５及び画像用バッファメモリ６とが接続されてい
る。
、入出力装置１にはメインバス２を介してＣＰＵ３が接
続され、そのＣＰＵ３には同じくメインバス２を介して
ＣＥＰ （圧縮伸張プロセッサ）４と、通信用バッファ
メモリ５及び画像用バッファメモリ６とが接続されてい
る。
このような符号変換装置で例えばＭＭＲ符号データで入
力された転送データをＭＲ符号データに変換して出力す
る場合を説明すると、ＣＰＵ３はあらかじめ入出力装置
ｌに外部から入力されて通信用バッファメモリ５に記憶
されているＭＭＲ符号データの中から例えばｎラインの
ＭＭＲラインデータを読み出してメインバス２を介して
ＣＥＰ４に出力する。そのｎラインのＭＭＲラインデー
タとは被転送画像を横方向に順次走査して得られたｎ番
目のラインの画素データを例えば隣接するｎ−１番目の
ラインの画素データすなわち参照ラインデータとの関係
に基づいて二次元符号化方式により圧縮されたものであ
る。
力された転送データをＭＲ符号データに変換して出力す
る場合を説明すると、ＣＰＵ３はあらかじめ入出力装置
ｌに外部から入力されて通信用バッファメモリ５に記憶
されているＭＭＲ符号データの中から例えばｎラインの
ＭＭＲラインデータを読み出してメインバス２を介して
ＣＥＰ４に出力する。そのｎラインのＭＭＲラインデー
タとは被転送画像を横方向に順次走査して得られたｎ番
目のラインの画素データを例えば隣接するｎ−１番目の
ラインの画素データすなわち参照ラインデータとの関係
に基づいて二次元符号化方式により圧縮されたものであ
る。
次いで、ＣＰＵ３は同じく画像用バッファメモリ６から
第５図に示すｎ−１ラインの二値画像データＤｎ−１を
参照ラインデータとして読み出してメインバス２を介し
てＣＥＰ４に出力する。この参照ラインデータはｎライ
ンのＭＭＲラインデータに先立つｎ−１ラインのＭＭＲ
ラインデータの復号化に基づいて得られたものであり、
もしｎラインが最初のラインである場合にはその最初の
ラインの符号化の際に参照ラインデータとして使用され
る全白ラインの二値画像データが参照ラインデータとし
て出力される。
第５図に示すｎ−１ラインの二値画像データＤｎ−１を
参照ラインデータとして読み出してメインバス２を介し
てＣＥＰ４に出力する。この参照ラインデータはｎライ
ンのＭＭＲラインデータに先立つｎ−１ラインのＭＭＲ
ラインデータの復号化に基づいて得られたものであり、
もしｎラインが最初のラインである場合にはその最初の
ラインの符号化の際に参照ラインデータとして使用され
る全白ラインの二値画像データが参照ラインデータとし
て出力される。
すると、ＣＥＰ４はｎラインのＭＭＲラインデータ及び
ｎ−１ラインの二値画像データＤｎ−１に基づいてｎラ
インの二値画像データＤｎを復号化し、メインバス２を
介して画像用バッファメモリ６に出力する。
ｎ−１ラインの二値画像データＤｎ−１に基づいてｎラ
インの二値画像データＤｎを復号化し、メインバス２を
介して画像用バッファメモリ６に出力する。
次いで、ＣＰＵ３はｎライン及びｎ−１ラインの二値画
像データＤｎ−１、Ｄｎを画像用バッファメモリ６から
メインバス２を介してＣＥＰ ４に入力する。すると、
ＣＥＰ４はｎ−１ラインの二値画像データＤ ｎ−１を
参照ラインデータとして二値画像データＤｎをＭＲ符号
化方式によりＭＲ符号データに変換し、メインバス２を
介して入出力装置１から出力する。
像データＤｎ−１、Ｄｎを画像用バッファメモリ６から
メインバス２を介してＣＥＰ ４に入力する。すると、
ＣＥＰ４はｎ−１ラインの二値画像データＤ ｎ−１を
参照ラインデータとして二値画像データＤｎをＭＲ符号
化方式によりＭＲ符号データに変換し、メインバス２を
介して入出力装置１から出力する。
そして、このような動作が繰り返されて通信用バッファ
メモリ５に格納されているＭＭＲ符号データがＭＲ符号
データに変換されて入出力装置１から順次出力される。
メモリ５に格納されているＭＭＲ符号データがＭＲ符号
データに変換されて入出力装置１から順次出力される。
ところが、上記のような符号変換装置ではＭＭＲ符号デ
ータの二値画像データへの復号化及びその二値画像デー
タのＭＲ符号データへの符号化に際し、ＣＥＰ４と通信
用及び画像用バッファメモリ５，６あるいは入出力装置
１との間でメインバス２を介したデータのやりとりが行
われるため、この変換作業のためのメインバス２の占有
時間が長くなる。従って、メインバス２に接続される他
の装置のＣＰＵ３による制御動作が遅れ、システム全体
のスルーブツトが低下するという問題点かあった。
ータの二値画像データへの復号化及びその二値画像デー
タのＭＲ符号データへの符号化に際し、ＣＥＰ４と通信
用及び画像用バッファメモリ５，６あるいは入出力装置
１との間でメインバス２を介したデータのやりとりが行
われるため、この変換作業のためのメインバス２の占有
時間が長くなる。従って、メインバス２に接続される他
の装置のＣＰＵ３による制御動作が遅れ、システム全体
のスルーブツトが低下するという問題点かあった。
この発明の目的は、メインバスの占有時間を削減してシ
ステムのスループットを向」ニさせ得る符号変換装置を
提供するにある。
ステムのスループットを向」ニさせ得る符号変換装置を
提供するにある。
第１図は本発明の原理説明図である。すなわち、符号変
換装置はＣＰＵ３と入出力装置Ｉと前記バッファメモリ
１４とがメインバス２で接続され、そのメインバス２に
対しバスインターフェース回路８及びローカルバス７を
介して圧縮伸張プロセッサ４とローカルバッファメモリ
９が接続されている。
換装置はＣＰＵ３と入出力装置Ｉと前記バッファメモリ
１４とがメインバス２で接続され、そのメインバス２に
対しバスインターフェース回路８及びローカルバス７を
介して圧縮伸張プロセッサ４とローカルバッファメモリ
９が接続されている。
バッファメモリ１４からＣＥＰ ４に読み出された第一
の符号データはローカルバッファメモリ９から読み出さ
れた参照データに基づいて二値画像データに復号化され
てローカルバッファメモリ９に格納され、次いでローカ
ルバッファメモリ９からＣＥＰ４に読み出された二値画
像データは同じくローカルバッファメモリ９から読み出
される参照データに基づいて符号化されて第二の符号化
データとして入出力装置から出力される。
の符号データはローカルバッファメモリ９から読み出さ
れた参照データに基づいて二値画像データに復号化され
てローカルバッファメモリ９に格納され、次いでローカ
ルバッファメモリ９からＣＥＰ４に読み出された二値画
像データは同じくローカルバッファメモリ９から読み出
される参照データに基づいて符号化されて第二の符号化
データとして入出力装置から出力される。
以下、この発明を具体化した一実施例を第２図及び第３
図に従って説明する。なお、前記従来例と同−構成部分
は同一番号を付して説明する。
図に従って説明する。なお、前記従来例と同−構成部分
は同一番号を付して説明する。
メインバス２にはバスインターフェース回路８が接続さ
れ、そのバスインターフェース回路８にはローカルバス
７を介してＣＥＰ４が接続され、そのＣＥＰ４にはロー
カルバス７を介してローカルバッファメモリ９か接続さ
れている。
れ、そのバスインターフェース回路８にはローカルバス
７を介してＣＥＰ４が接続され、そのＣＥＰ４にはロー
カルバス７を介してローカルバッファメモリ９か接続さ
れている。
バスインターフェース回路８の構成を第３図に従って説
明すると、メインバス２とローカルバス７との間に介在
される双方向バスバッファ１０ａ。
明すると、メインバス２とローカルバス７との間に介在
される双方向バスバッファ１０ａ。
１０ｂは制御信号インターフェース１１の出力信号に基
づいていずれか一方が導通され、メインバス２からロー
カルバス７へ、あるいはローカルバス７からメインバス
２へ信号を伝達可能となっている。
づいていずれか一方が導通され、メインバス２からロー
カルバス７へ、あるいはローカルバス７からメインバス
２へ信号を伝達可能となっている。
制御信号インターフェース１１はＣＰＵ３により設定信
号が入力されるモードレジスタ１２の出ツノ信号と、ア
ドレスデコード回路１３の出ツＪ信号及びＣＰＵ３から
出力されるリート信号あるいはライト信号等に基づいて
動作し、双方向パスバッファ１０ａ、１０ｂを制御する
。
号が入力されるモードレジスタ１２の出ツノ信号と、ア
ドレスデコード回路１３の出ツＪ信号及びＣＰＵ３から
出力されるリート信号あるいはライト信号等に基づいて
動作し、双方向パスバッファ１０ａ、１０ｂを制御する
。
さて、上記のように構成された符号データ変換装置で例
えばＭＭＲ符号データで人力された転送データをＭＲ符
号データに変換して出力する場合を説明すると、ＣＰＵ
３はあらかじめ入出力装置ｌに外部から入力されて通信
用バッファメモリ５に記憶されているＭＭＲ符号データ
の中から例えばｎラインのＭＭＲラインデータを読み出
してメインバス２、バスインターフェース回路８及びロ
ーカルバス７を介してＣＥＰ４に出力する。
えばＭＭＲ符号データで人力された転送データをＭＲ符
号データに変換して出力する場合を説明すると、ＣＰＵ
３はあらかじめ入出力装置ｌに外部から入力されて通信
用バッファメモリ５に記憶されているＭＭＲ符号データ
の中から例えばｎラインのＭＭＲラインデータを読み出
してメインバス２、バスインターフェース回路８及びロ
ーカルバス７を介してＣＥＰ４に出力する。
すると、バスインターフェース回路８の動作によりロー
カルバス７はメインバス２から分離され、ＣＥＰ４はロ
ーカルバッファメモリ９からｎ−］ラインの二値画像デ
ータＤ ｎ−１を参照ラインデータとして読出し、ｎラ
インのＭＭＲラインデータ及びｎ−１ラインの二値画像
データＤｎ−１に基づいてｎラインの二値画像データＤ
ｎを復号化し、ローカルバス７を介してローカルバッフ
ァメモリ９に格納する。このとき、ローカルバッファメ
モリ９から読み出される二値画像データＤ ｎ−１はｎ
（ラインのＭＭＲ符号データの復号化の際にローカルバ
ッファメモリ９に格納されたものである。
カルバス７はメインバス２から分離され、ＣＥＰ４はロ
ーカルバッファメモリ９からｎ−］ラインの二値画像デ
ータＤ ｎ−１を参照ラインデータとして読出し、ｎラ
インのＭＭＲラインデータ及びｎ−１ラインの二値画像
データＤｎ−１に基づいてｎラインの二値画像データＤ
ｎを復号化し、ローカルバス７を介してローカルバッフ
ァメモリ９に格納する。このとき、ローカルバッファメ
モリ９から読み出される二値画像データＤ ｎ−１はｎ
（ラインのＭＭＲ符号データの復号化の際にローカルバ
ッファメモリ９に格納されたものである。
次いで、ＣＥＰ４はｎライン及びｎ−１ラインの二値画
像データＤｎ−１、Ｄｎをローカルバッファメモリ９か
らローカルバス７を介して読み出す。
像データＤｎ−１、Ｄｎをローカルバッファメモリ９か
らローカルバス７を介して読み出す。
次いで、ＣＥＰ４は二値画像データＤｎ−１を参照ライ
ンデータとして二値画像データＤｎをＭＲ符０ 号化方式によりＭＲ符号データに変換し、メインバス２
を介して入出力装置１から出力する。
ンデータとして二値画像データＤｎをＭＲ符０ 号化方式によりＭＲ符号データに変換し、メインバス２
を介して入出力装置１から出力する。
そして、このような動作が繰り返されて通信用バッファ
メモリ５に格納されているＭＭＲ符号データがＭＲ符号
データに変換されて入出力装置１から順次出力される。
メモリ５に格納されているＭＭＲ符号データがＭＲ符号
データに変換されて入出力装置１から順次出力される。
以上のようにこの符号変換装置では、ＭＭＲ符号データ
の二値画像データへの復号化の際の参照ラインデータの
読出し及び二値画像データのＭＲ符号データへの符号化
の際の参照ラインデータの読出しはメインバス２を介す
ることなくローカルバッファメモリ９からローカルバス
７を介して行われ、ＭＭＲ符号データを復号化した二値
画像データはローカルバス７を介してローカルバッファ
メモリ９に格納される。
の二値画像データへの復号化の際の参照ラインデータの
読出し及び二値画像データのＭＲ符号データへの符号化
の際の参照ラインデータの読出しはメインバス２を介す
ることなくローカルバッファメモリ９からローカルバス
７を介して行われ、ＭＭＲ符号データを復号化した二値
画像データはローカルバス７を介してローカルバッファ
メモリ９に格納される。
従って、ＭＭＲ符号データを通信用バッファメモリ５か
ら読み出してからＭＲ符号データを入出力装置１から出
力するまでにはＣＥＰ４とローカルバッファメモリ９と
の間で二値画像データのやりとりが行われるので、この
符号変換作業のため１ のメインバス２の占有時間を減少させることができるの
で、メインバス２の空き時間をＣＰＵ３による他の装置
の制御に使用することができることから、システム全体
のスループットを向上させることができる。また、ロー
カルバッファメモリ９は２ライン分の二値画像データを
格納するだけの記憶容量を確保すればよいので、ＣＥＰ
４、ローカルバッファメモリ９及びバスインターフェー
ス回路８を一体化することもできる。
ら読み出してからＭＲ符号データを入出力装置１から出
力するまでにはＣＥＰ４とローカルバッファメモリ９と
の間で二値画像データのやりとりが行われるので、この
符号変換作業のため１ のメインバス２の占有時間を減少させることができるの
で、メインバス２の空き時間をＣＰＵ３による他の装置
の制御に使用することができることから、システム全体
のスループットを向上させることができる。また、ロー
カルバッファメモリ９は２ライン分の二値画像データを
格納するだけの記憶容量を確保すればよいので、ＣＥＰ
４、ローカルバッファメモリ９及びバスインターフェー
ス回路８を一体化することもできる。
なお、前記実施例ではＣＰＵ３からの指令信号及び通信
用バッファメモリ５からの符号データはともにローカル
バス７を介してＣＥＰ４に出力されるが、それぞれ別個
のローカルバスで出力する構成とすることもできる。
用バッファメモリ５からの符号データはともにローカル
バス７を介してＣＥＰ４に出力されるが、それぞれ別個
のローカルバスで出力する構成とすることもできる。
以上詳述したように、この発明はメインバスの占有時間
を削減してシステムのスループットを向上させ得る符号
変換装置を提供することができる優れた効果を発揮する
。
を削減してシステムのスループットを向上させ得る符号
変換装置を提供することができる優れた効果を発揮する
。
２
第１図は本発明の原理説明図、
第２図は本発明の実施例の符号データ変換装置を示すブ
ロック図、 第３図はバスインターフェースのブロック図、第４図は
従来の符号変換装置のブロック図、第５図はバッファメ
モリの説明図である。 図中、 ■は入出力装置、 ２はメインバス、 ３はＣＰＵ。 ４は圧縮伸張プロセッサ（ＣＥ Ｐ） ７はローカルバス、 ８はバスインターフェース回路、 ９はローカルバッファメモリ、 １４はバッファメモリである。
ロック図、 第３図はバスインターフェースのブロック図、第４図は
従来の符号変換装置のブロック図、第５図はバッファメ
モリの説明図である。 図中、 ■は入出力装置、 ２はメインバス、 ３はＣＰＵ。 ４は圧縮伸張プロセッサ（ＣＥ Ｐ） ７はローカルバス、 ８はバスインターフェース回路、 ９はローカルバッファメモリ、 １４はバッファメモリである。
Claims (1)
- １、ＣＰＵ（３）と、入出力装置（１）と、バッファメ
モリ（１４）と、圧縮伸張プロセッサ（４）と、前記Ｃ
ＰＵ（３）と入出力装置（１）とバッファメモリ（１４
）とを接続するメインバス（２）とを備え、前記バッフ
ァメモリ（１４）に格納された第一の符号データと二値
画像データからなる参照データとをＣＰＵ（３）の制御
に基づいて前記メインバス（２）を介して圧縮伸張プロ
セッサ（４）に読出して該第一の符号データを二値画像
データに変換してバッファメモリ（１４）に格納し、次
いで該二値画像データと該参照データとを前記メインバ
ス（２）を介して圧縮伸張プロセッサ（４）に読み出し
て第二の符号データに変換し、その第二の符号データを
前記入出力装置（１）から出力する符号データ変換装置
であって、前記メインバス（２）に対しバスインターフ
ェース回路（８）及びローカルバス（７）を介して前記
圧縮伸張プロセッサ（４）と、第一の符号データを復号
化した二値画像データを一時格納するローカルバッファ
メモリ（９）とを接続したことを特徴とする符号データ
変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315687A JPH03175875A (ja) | 1989-12-05 | 1989-12-05 | 符号データ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315687A JPH03175875A (ja) | 1989-12-05 | 1989-12-05 | 符号データ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03175875A true JPH03175875A (ja) | 1991-07-30 |
Family
ID=18068350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1315687A Pending JPH03175875A (ja) | 1989-12-05 | 1989-12-05 | 符号データ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03175875A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291991A (ja) * | 1992-04-22 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | 画像通信装置 |
-
1989
- 1989-12-05 JP JP1315687A patent/JPH03175875A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291991A (ja) * | 1992-04-22 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | 画像通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3732702B2 (ja) | 画像処理装置 | |
| US20110091124A1 (en) | System for multi-byte reading | |
| JP2001275116A (ja) | 画像処理装置 | |
| JP2611637B2 (ja) | 画像圧縮伸長装置 | |
| US4800440A (en) | Digital image signal coding/decoding circuit with buffer memory storing reference line as compression codes | |
| US6313766B1 (en) | Method and apparatus for accelerating software decode of variable length encoded information | |
| JPH03175875A (ja) | 符号データ変換装置 | |
| US7590295B2 (en) | Semiconductor device and an image processor | |
| JP2776284B2 (ja) | 画像符号化装置 | |
| JP2933029B2 (ja) | デジタル信号符号化／復号化回路 | |
| JP4080658B2 (ja) | 符号化復号化装置 | |
| JPH09247466A (ja) | 符号化装置 | |
| US5805826A (en) | Method for transmitting compressed video data and apparatus for performing the same | |
| JP2795100B2 (ja) | 画像圧縮回路並びに画像伸長回路 | |
| JP3141184B2 (ja) | ファクシミリ装置 | |
| JPH04258084A (ja) | 符号則変換装置 | |
| KR930008179B1 (ko) | 다수의 처리요소가 파이프라인 구조를 이루는 비디오폰 장치 | |
| JPH09300743A (ja) | 画像出力装置及び画像出力方法 | |
| JPH04322384A (ja) | 画像データのメモリ方法およびメモリ装置 | |
| JPH05110828A (ja) | 画像データ処理装置 | |
| Lee et al. | Modular and efficient architecture for H. 263 video codec VLSI | |
| JPH0844875A (ja) | 符号化処理装置 | |
| JP2001094793A (ja) | ディジタル複写装置における電子ソート制御方法 | |
| JPH1040366A (ja) | 画像処理装置 | |
| JPH05108810A (ja) | イメージ処理装置 |